KR100200707B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100200707B1
KR100200707B1 KR1019960025229A KR19960025229A KR100200707B1 KR 100200707 B1 KR100200707 B1 KR 100200707B1 KR 1019960025229 A KR1019960025229 A KR 1019960025229A KR 19960025229 A KR19960025229 A KR 19960025229A KR 100200707 B1 KR100200707 B1 KR 100200707B1
Authority
KR
South Korea
Prior art keywords
silicon
oxide film
nitride film
film
silicon nitride
Prior art date
Application number
KR1019960025229A
Other languages
English (en)
Other versions
KR980006429A (ko
Inventor
김영대
박영욱
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960025229A priority Critical patent/KR100200707B1/ko
Publication of KR980006429A publication Critical patent/KR980006429A/ko
Application granted granted Critical
Publication of KR100200707B1 publication Critical patent/KR100200707B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

신규한 반도체장치의 제조방법이 개시되어 있다. 소정의 기판 상에 실리콘질화막을 형성한 후, 상기 실리콘질화막 상에 실리콘층을 형성한다. 산화공정으로 상기 실리콘층 및 실리콘질화막을 산화시켜 상기 실리콘질화막의 표면에 실리콘산화막을 형성한다. 실리콘층으로 실리콘질화막의 표면에 실리콘산화막의 소오스가 되는 실리콘의 양을 증가시켜, 실리콘산화막을 후막화시킬 수 있다.

Description

반도체장치의 제조방법
제1도 및 제2도는 본 발명에 의한 불휘발성 메모리장치의 ONO-층간유전막에 있어서 상부 실리콘산화막 두께를 증가시키는 방법을 설명하기 위한 단면도들.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1 실리콘산화막 12 : 실리콘질화막
14 : 실리콘층 16 : 제2 실리콘산화막
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 불휘발성 메모리장치의 ONO(Oxide/Nitride/Oxide)-층간유전막 구조에 있어서 상부 실리콘산화막의 두께를 증가시킬 수 있는 반도체장치의 제조방법에 관한 것이다.
메모리소자를 기억 유지라는 점에서 분류하면 불휘발성 메모리(non-volatile memory)와 휘발성 메모리(volatile memory)로 나누어진다. 불휘발성이란 메모리의 드라이브 전원이 OFF로 되어도 기억 소자 또는 회로가 갖는 기억 내용이 소멸되지 않고 유지되는 성질을 말하며, 휘발성이란 그 반대의 성질을 말한다.
통상적인 불휘발성 메모리장치(이하 NVM 장치라 한다)에 있어서 데이터를 저장하는 메모리셀은, 반도체기판 상에 절연막, 즉 터널링을 위한 산화막을 개재하여 형성된 부유게이트(floating gate)와 상기 부유게이트 상에 층간 유전막, 예컨대 ONO막을 개재하여 형성된 제어게이트(control gate)가 수직 적층되어 이루어진 1개의 트랜지스터로 형성된다. 이때, 상기 ONO막은 부유게이트를 구성하는 불순물이 도우프된 폴리실리콘을 일정량 산화시켜 얻어지는 제1 실리콘산화막과, 상기 제1 실리콘산화막 상에 증착되는 실리콘질화막, 그리고 상기 실리콘질화막을 일정량 산화시켜 얻어지는 제2 실리콘산화막으로 이루어진다.
반도체기술의 진보에 따라 DRAM과 같은 휘발성 메모리장치 뿐만 아니라 NVM 장치의 미세화와 고집적화도 급속히 진행되고 있다. 이러한 NVM 장치의 고집적화에 있어서 발생되는 문제점 중의 하나는 DRAM과 마찬가지로, 메모리셀의 면적을 작게 유지하면서 일정량이 캐패시턴스를 유지하게 하는 것이다. 이에 따라, DRAM의 캐패시터 유전막의 박막화와 더불어, NVM 장치의 ONO-층간유전막의 박막화도 꾸준히 연구되고 있다. 그러나 NVM 장치의 ONO-층간유전막은 DRAM 장치의 캐패시터 유전막, 예컨대 NO(Nitride/Oxide)막과는 달리 고전압을 가할 때 발생하는 터널산화막 전류의 흐름을 이용하여 프로그래밍과 소거를 수행하게 된다. 따라서, 고전압에서도 신뢰성있는 박막화된 ONO-층간유전막의 개발이 요구된다.
현재, 신뢰성있는 ONO-층간유전막의 박막화는 제1 실리콘산화막의 두께를 감소시키면서 제2 실리콘산화막의 두께를 증가시키는 연구가 진행되고 있다. 기존의 제1 실리콘산화막은 하지막인 불순물이 도우프된 폴리실리콘을 산화시켜 형성하기 때문에 공정에서 원하는 정도의 두께로 박막화시키기에는 그 한계가 있다. 또한, 제2 실리콘산화막은 제1 실리콘산화막과는 달리 하지막인 실리콘질화막을 산화시켜 형성하므로, 실리콘질화막 상에서는 실리콘산화막이 잘 성장되지 않는 성질로 인해 그 두께가 너무 얇아서 누설전류 측면에서 불량한 특성을 나타낸다. 따라서, 상기 제1 실리콘산화막을 가급적 얇게 형성하면서 제2 실리콘산화막을 후막화시키는 것이 중요한데, 상기 제2 실리콘산화막을 후막화시키기 위해 산화온도를 높이는 방법과 동일한 온도에서 산화시간을 증가시키는 방법을 들 수 있다. 그러나, 이러한 방법들은 소자에 미치는 열다발(heat budget)이 과도하게 되므로 후속 공정을 원활하게 진행하기가 어렵다.
따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, ONO-층간유전막의 상부 실리콘산화막 (제2 실리콘산화막)을 후막화시킬 수 있는 반도체장치의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 소정의 기판 상에 실리콘질화막을 형성하는 단계; 상기 실리콘질화막 상에 실리콘층을 형성하는 단계; 및 산화공정으로 상기 실리콘층 및 실리콘질화막을 산화시켜 상기 실리콘질화막의 표면에 실리콘산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 실리콘산화막은 N2O와 O2를 이용한 산화공정 또는 H2와 O2를 이용한 산화공정 중의 어느 한 공정에 의해 형성한다.
상기 실리콘층은 SiH4, Si2H6, 또는 SiH2Cl2등의 반응기체를 사용하는 화학기상증착(chemical vapor depositon; 이하 CVD라 한다) 방법으로 형성한다. 또는, 상기 실리콘층은 상기 실리콘질화막 상에 실리콘을 이온주입하여 형성할 수도 있다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 불순물이 도우프된 폴리실리콘 상에 제1 실리콘산화막을 형성하는 단계; 상기 제1 실리콘산화막 상에 실리콘질화막을 형성하는 단계; 상기 실리콘질화막상에 실리콘층을 형성하는 단계; 및 산화공정으로 상기 실리콘층 및 실리콘질화막을 산화시켜 상기 실리콘질화막의 표면에 제2 실리콘산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
상기 제1 실리콘산화막은 산화공정으로 상기 불순물이 도우프된 폴리실리콘층을 산화시켜 형성한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
제1도 및 제2도는 본 발명에 의한 NVM 장치의 ONO-층간유전막에 있어서 상부 실리콘산화막 (즉, 제2 실리콘산화막)의 두께를 증가시키는 방법을 설명하기 위한 단면도들이다.
도시하지는 않았으나. 통상적인 NVM 제조방법에 의해 반도체기판상에 터널 산화막을 형성하고 그 위에 부유게이트용 도전물질, 예컨대 불순물이 도우프된 폴리실리콘층을 형성한다. 이어서, 산화공정으로 상기 불순물이 도우프된 폴리실리콘층을 일정량 산화시켜, 제1도에 도시된 바와 같이 제1 실리콘산화막(SiO2)(10)을 형성한 후, 그 위에 실리콘질화막(SiN)(12)을 저압화학기상증착(low pressure CVD; LPCVD)방법으로 형성한다.
종래의 실리콘질화막의 산화방법은, 실리콘산화막의 소오스 가스인 O2, O2+H2, 또는 O2+HCl 가스를 반응챔버 내로 흘려주면서 실리콘질화막과의 반응을 통해 실리콘산화막을 성장시키게 된다. 즉, 상기 소오스 가스와 실리콘질화막의 표면 또는 벌크 기판 내의 과도한 실리콘(Si) 원자와의 반응을 유발시키거나, 실리콘질화막의 결합을 끊을 때 나타나는 실리콘과 산소 소오스 가스와의 반응을 통해 실리콘산화막을 형성한다.
반면에, 본 발명은 상기 실리콘질화막(12)을 산화시키기 전에, 먼저 실리콘으로 상기 실리콘질화막(12)의 표면처리를 실시함으로써, 실리콘산화막의 소오스가 되는 실리콘의 양을 증가시켜 동일조건하에서도 실리콘산화막의 성장이 활발하게 나타나도록 하였다. 구체적으로, 상기 실리콘질화막(12) 상에 SiH4, Si2H6, 또는 SiH2Cl2등의 반응기체를 사용하는 CVD 방법으로 실리콘층(14)을 형성하거나, 상기 실리콘질화막(12)의 표면처리를 실시한 후에 산화공정을 진행할 경우, 상기 실리콘질화막(12) 상에 후막화된 제2 실리콘산화막(16)을 얻을 수 있다(제2도 참조).
본 발명의 바람직한 다른 실시예에 의하면, 상기 제2 실리콘산화막은 산화공정이 아닌 CVD 공정으로 형성할 수 있다. 즉, 실리콘질화막 상에 실리콘층을 형성한 후, 상기 실리콘층의 실리콘을 소오스로 하는 CVD 공정을 실시하여 제2 실리콘산화막을 형성할 수 있다.
상술한 바와 같이 본 발명에 의하면, 실리콘질화막을 산화시키기 전에 실리콘으로 상기 실리콘질화막의 표면처리를 실시함으로써, 실리콘산화막의 소오스가 되는 실리콘의 양을 증가시켜 실리콘산화막을 후막화시킬 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (9)

  1. 소정의 기판 상에 실리콘질화막을 형성하는 단계; 상기 실리콘질화막 상에 실리콘층을 형성하는 단계; 및 산화공정으로 상기 실리콘층 및 실리콘질화막을 산화시켜 상기 실리콘질화막의 표면에 실리콘산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 실리콘산화막은 N2O와 O2를 이용한 산화공정 또는 H2와 O2를 이용한 산화공정 중의 어느 한 공정에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 실리콘층은 SiH4, Si2H6, 또는 SiH2Cl2등의 반응기체를 사용하는 화학기상증착 방법으로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 실리콘층은 상기 실리콘질화막 표면에 실리콘을 이온주입하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 불순물이 도우프된 폴리실리콘 상에 제1 실리콘산화막을 형성하는 단계; 상기 제1 실리콘산화막 상에 실리콘질화막을 형성하는 단계; 상기 실리콘질화막 상에 실리콘층을 형성하는 단계; 및 산화공정으로 상기 실리콘층 및 실리콘질화막을 산화시켜 상기 실리콘질화막의 표면에 제2 실리콘산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 제1 실리콘산화막은 산화공정으로 상기 불순물이 도우프된 폴리실리콘층을 산화시켜 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제5항에 있어서, 상기 실리콘산화막은 N2O와 O2를 이용한 산화공정 또는 H2와 O2를 이용한 산화공정 중의 어느 한 공정에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제5항에 있어서, 상기 실리콘층은 SiH4, Si2H6, 또는 SiH2Cl2등의 반응기체를 사용하는 화학기상증착 방법으로 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제5항에 있어서, 상기 실리콘층은 상기 실리콘질화막 표면에 실리콘을 이온주입하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019960025229A 1996-06-28 1996-06-28 반도체장치의 제조방법 KR100200707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025229A KR100200707B1 (ko) 1996-06-28 1996-06-28 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025229A KR100200707B1 (ko) 1996-06-28 1996-06-28 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR980006429A KR980006429A (ko) 1998-03-30
KR100200707B1 true KR100200707B1 (ko) 1999-06-15

Family

ID=19464370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025229A KR100200707B1 (ko) 1996-06-28 1996-06-28 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100200707B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862606B1 (ko) * 2011-10-05 2018-07-06 엘지디스플레이 주식회사 플렉시블 ｏｌｅｄ 표시장치
KR102234424B1 (ko) * 2019-08-07 2021-04-01 한국과학기술원 세탁 가능한 나노 층화 봉지 구조체 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR980006429A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5861347A (en) Method for forming a high voltage gate dielectric for use in integrated circuit
US6489649B2 (en) Semiconductor device having nonvolatile memory and method of manufacturing thereof
US7508025B2 (en) Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interpoly insulators
KR100665429B1 (ko) 반도체 소자용 루타일 유전 물질
US7687358B2 (en) Methods of forming a gated device
US10229922B2 (en) Methods of forming memory devices with isolation structures
US7371640B2 (en) Semiconductor device with floating trap type nonvolatile memory cell and method for manufacturing the same
KR100372328B1 (ko) 반도체저장장치
JPH0282575A (ja) 半導体装置およびその製造方法
CN106783867B (zh) 存储器电荷存储结构中的吸气剂
JP2007311695A (ja) 半導体装置の製造方法
US5536667A (en) Method for forming a gate electrode in a semiconductor device
EP0077200B1 (en) Producing insulating layers in semiconductor devices
US4735919A (en) Method of making a floating gate memory cell
JP3541958B2 (ja) 不揮発性半導体記憶装置
US6489200B1 (en) Capacitor fabrication process for analog flash memory devices
KR100200707B1 (ko) 반도체장치의 제조방법
JP2006222434A (ja) シリコンリッチ酸化ケイ素膜を備えるメモリ素子の構造及びその製造方法
JPH05206412A (ja) 半導体メモリー装置およびその作製方法
US6620705B1 (en) Nitriding pretreatment of ONO nitride for oxide deposition
KR20000001261A (ko) 이피롬 셀 형성방법
KR100274352B1 (ko) 플래쉬메모리셀제조방법
KR100247227B1 (ko) 전극들간의 인가전압에 관해 안정된 캐패시턴스를 가지는 굴곡형 다결정 실리콘 전극상의 고유전체 스토리지 캐패시터 및 그 제조방법
CN101399193A (zh) 栅极结构及非挥发性半导体存储器的制作方法
KR100463245B1 (ko) 메모리소자의 커패시터 제조방법_

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee