KR940027093A - 게이트산화막 제조방법 - Google Patents

게이트산화막 제조방법 Download PDF

Info

Publication number
KR940027093A
KR940027093A KR1019930008077A KR930008077A KR940027093A KR 940027093 A KR940027093 A KR 940027093A KR 1019930008077 A KR1019930008077 A KR 1019930008077A KR 930008077 A KR930008077 A KR 930008077A KR 940027093 A KR940027093 A KR 940027093A
Authority
KR
South Korea
Prior art keywords
oxide film
gate oxide
sih
depositing
gas
Prior art date
Application number
KR1019930008077A
Other languages
English (en)
Other versions
KR960009979B1 (ko
Inventor
이석희
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930008077A priority Critical patent/KR960009979B1/ko
Publication of KR940027093A publication Critical patent/KR940027093A/ko
Application granted granted Critical
Publication of KR960009979B1 publication Critical patent/KR960009979B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 제조공정중 게이트산화막 제조방법에 관한 것으로, 소정 온도에서 SiH2Cl2와 N2O가스를 사용하여 클로라인(Cl)이 반도체 기판과 산화막 계면에 혼입(incorporation)되는 제1산화막을 소정로 두께 증착하는 제1단계, 상기 제1산화막 상에 SiH4와 N2O가스를 사용하여 제2산화막을 증착하는 제2단계 및, 산소 분위기에서 상기 제1 및 제2산화막을 열처리하는 제3단계를 포함하여 이루어지는 것을 특징으로 함으로써, TCA를 사용하지 않고도 클로라인이 첨가된 게이트산화막을 제조할 수 있으며, 또한 열산화법에 비해 기판 상태에 덜 민감한 화학기상증착법을 이용해 게이트산화막을 형성하므로 낮은 결함도와 그에 따른 수율 향상의 효과를 얻을 수 있다.

Description

게이트산화막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 게이트산화막의 SIMS 프로파일도.

Claims (2)

  1. 반도체 소자의 제조공정중 게이트산화막 제조방법에 있어서, 소정 온도에서 SiH2Cl2와 N2O가스를 사용하여 클로라인(Cl)이 반도체 기판과 산화막 계면에 혼입(incorporation)되는 제1산화막을 소정로 두께 증착하는 제1단계, 상기 제1산화막 상에 SiH4와 N2O가스를 사용하여 제2산화막을 증착하는 제2단계 및, 산소 분위기에서 상기 제1 및 제2산화막을 열처리하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 게이트산화막 제조방법.
  2. 제1항에 있어서, 상기 제1단계의 산화막 증착시 온도가 800 내지 900℃의 온도임을 특징으로 하는 게이트산화막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008077A 1993-05-11 1993-05-11 게이트산화막 제조방법 KR960009979B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930008077A KR960009979B1 (ko) 1993-05-11 1993-05-11 게이트산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008077A KR960009979B1 (ko) 1993-05-11 1993-05-11 게이트산화막 제조방법

Publications (2)

Publication Number Publication Date
KR940027093A true KR940027093A (ko) 1994-12-10
KR960009979B1 KR960009979B1 (ko) 1996-07-25

Family

ID=19355252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008077A KR960009979B1 (ko) 1993-05-11 1993-05-11 게이트산화막 제조방법

Country Status (1)

Country Link
KR (1) KR960009979B1 (ko)

Also Published As

Publication number Publication date
KR960009979B1 (ko) 1996-07-25

Similar Documents

Publication Publication Date Title
US5464783A (en) Oxynitride-dioxide composite gate dielectric process for MOS manufacture
KR890011081A (ko) 집적회로 제조방법
KR940004800A (ko) 반도체메모리장치 및 그 제조 방법
KR950004449A (ko) 반도체 실리콘 웨이퍼 및 그 제조방법
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
KR960026943A (ko) 반도체장치 및 그 제조방법
KR940027093A (ko) 게이트산화막 제조방법
KR100309125B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR940016556A (ko) 반도체장치의 제조방법
KR930003327A (ko) 게이트 산화막 제조방법
EP0023925B1 (en) Method of producing insulating film for semiconductor surfaces and semiconductor device with such film
KR960002472A (ko) 화학기상증착법에 의한 산화막 형성방법
KR950027999A (ko) 반도체 소자의 산화막 형성방법
KR930008965A (ko) 다층의 게이트 산화막 제조방법
KR910019150A (ko) 실리콘 기판위의 PbTiO3 박막 제조방법
KR890011056A (ko) 반도체 장치의 제조방법
KR970052107A (ko) 반도체 장치의 제조 방법
JPH01169932A (ja) 半導体装置の製造方法
KR960002813A (ko) 반도체 트랜지스터 제조 방법
KR960026395A (ko) 반도체 소자의 도전층 형성방법
KR970063576A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR970012995A (ko) 반도체장치의 제조방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR940012538A (ko) 게이트 산화막 형성방법
KR940022752A (ko) 박막 트랜지스터의 채널 폴리 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee