KR970063576A - 반도체 소자의 게이트 산화막 형성 방법 - Google Patents

반도체 소자의 게이트 산화막 형성 방법 Download PDF

Info

Publication number
KR970063576A
KR970063576A KR1019960004780A KR19960004780A KR970063576A KR 970063576 A KR970063576 A KR 970063576A KR 1019960004780 A KR1019960004780 A KR 1019960004780A KR 19960004780 A KR19960004780 A KR 19960004780A KR 970063576 A KR970063576 A KR 970063576A
Authority
KR
South Korea
Prior art keywords
oxide film
gate oxide
semiconductor device
forming
reaction furnace
Prior art date
Application number
KR1019960004780A
Other languages
English (en)
Other versions
KR100208445B1 (ko
Inventor
우상호
권오정
김재옥
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960004780A priority Critical patent/KR100208445B1/ko
Publication of KR970063576A publication Critical patent/KR970063576A/ko
Application granted granted Critical
Publication of KR100208445B1 publication Critical patent/KR100208445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 게이트 산화막 형성 방법에 관한 것으로, 얇은 두께에서의 전기적 특성을 향상시키기 위하여 자연 산화막의 성장을 최소화시키며, 실리콘 기판상에 N2O 산화막이 성장되도록 하므로써 고집적 소자의 신뢰성이 향상될 수 있도록 한 반도체 소자의 게이트 산화막 형성 방법에 관한 것이다.

Description

반도체 소자의 게이트 산화막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도면은 본 발명에 따라 형성된 게이트 산화막의 전기적 특성을 설명하기 위한 그래프도.

Claims (7)

  1. 반도체 소자의 게이트 산화막 형성 방법에 있어서, 필드 산화막이 형성된 실리콘 기판상에 존재하는 유기물질 및 금속성 불순물을 제거하기 위한 1차 세정 공정 및 상기 실리콘 기판상에 화학 산화막을 성장시키기 위한 제2차 세정 공정을 순차적으로 실시하는 단계, 상기 단계로부터 상기 실리콘 기판을 산화 공정을 위한 반응로 내부로 로드시킨 후 상기 반응로내의 온도를 상승시키며 일정량의 산소를 상기 반응로내로 유입시켜 1차 산화 공정을 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  2. 제1항에 있어서, 상기 1차 세정 공정시 사용되는 세정액은 피란하-HF-HCl-NH4OH 용액인 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  3. 제1항에 있어서, 상기 실리콘 기판 로드시 상기 반응로 내부의 온도는 400℃ 이하인 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  4. 제1항에 있어서, 상기 실리콘 기판 로드시 상기 반응로 내부의 온도는 400℃ 이하인 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  5. 제1항에 있어서, 상기 1차 산화 공정시 유입되는 산소의 량은 100 내지 600sccm 이상인 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  6. 제1항에 있어서, 상기 2차 산화 공정시 상기 반응로 내부의 압력은 10내지 20slm인 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
  7. 제1항에 있어서, 상기 2차 산화 공정시 플로우되는 일산화질소 가스의 량은 10내지 300torr인 것을 특징으로 하는 반도체 소자의 게이트 산화막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960004780A 1996-02-27 1996-02-27 반도체 소자의 게이트 산화막 형성 방법 KR100208445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004780A KR100208445B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 게이트 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004780A KR100208445B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 게이트 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR970063576A true KR970063576A (ko) 1997-09-12
KR100208445B1 KR100208445B1 (ko) 1999-07-15

Family

ID=19451859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004780A KR100208445B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 게이트 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100208445B1 (ko)

Also Published As

Publication number Publication date
KR100208445B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR960026365A (ko) 실리콘질화막의 제조방법
KR970013100A (ko) 반도체 및 반도체기판표면의 산화막의 형성방법
KR870000767A (ko) 반도체장치 제조방법
KR950021138A (ko) 반도체 장치의 제조 방법
KR970063576A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100309125B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR940016556A (ko) 반도체장치의 제조방법
KR960038500A (ko) 다결정실리콘막의 에칭방법
KR100324822B1 (ko) 반도체소자의 게이트 산화막 제조방법
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
KR970072188A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR970052858A (ko) 반도체 소자의 산화막 형성방법
KR980005455A (ko) 반도체 소자의 게이트 전극 형성 방법
KR960026374A (ko) 실리콘 기판 산화 방법
KR970072116A (ko) 커패시터의 유전체막 형성방법
KR970052915A (ko) 반도체 소자의 질화 산화막 형성방법
KR960002813A (ko) 반도체 트랜지스터 제조 방법
KR980006429A (ko) 반도체장치의 제조방법
KR960019572A (ko) 반도체 집적회로 유전체막 형성방법
KR970077324A (ko) 반도체 소자의 실리콘 산화막 형성 방법
KR980005377A (ko) 반도체 소자의 게이트 전극 형성 방법
KR970053373A (ko) 반도체 소자의 소자분리막 형성 방법
KR950007026A (ko) 반도체 소자의 산화막 형성방법
KR970052837A (ko) 반도체 장치의 질화막 형성방법
KR940027093A (ko) 게이트산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee