KR970077324A - 반도체 소자의 실리콘 산화막 형성 방법 - Google Patents

반도체 소자의 실리콘 산화막 형성 방법 Download PDF

Info

Publication number
KR970077324A
KR970077324A KR1019960017134A KR19960017134A KR970077324A KR 970077324 A KR970077324 A KR 970077324A KR 1019960017134 A KR1019960017134 A KR 1019960017134A KR 19960017134 A KR19960017134 A KR 19960017134A KR 970077324 A KR970077324 A KR 970077324A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon oxide
semiconductor device
forming
forming silicon
Prior art date
Application number
KR1019960017134A
Other languages
English (en)
Other versions
KR100231734B1 (ko
Inventor
이정석
이영철
김동현
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017134A priority Critical patent/KR100231734B1/ko
Publication of KR970077324A publication Critical patent/KR970077324A/ko
Application granted granted Critical
Publication of KR100231734B1 publication Critical patent/KR100231734B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 실리콘 산화막 형성 방법에 관한 것으로, 수분(H2O)의 생성을 방지하기 위하여 수소(H) 원자가 포함되지 않은 실리콘 소오스 가스 및 산소(O2)를 사용하므로써 막의 밀도 및 절연 특성이 향상되며, 금속층의 부식이 방지되어 소자의 신뢰성이 향상될 수 있는 반도체 소자의 실리콘 산화막 형성 방법에 관한 것이다.

Description

반도체 소자의 실리콘 산화막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (3)

  1. 반도체 소자의 실리콘 산화막 형성 방법에 있어서, 수분의 생성을 방지하기 위하여 수소 원자가 포함되지 않은 실리콘 소오스 가스 및 산소를 사용하여 실리콘 산화막을 증착하는 것을 특징으로 하는 반도체 소자의 실리콘 산화막 형성 방법.
  2. 제1항에 있어서, 상기 실리콘 소오스 가스는 Si(NCO)4인 것을 특징으로 하는 반도체 소자의 실리콘 산화막 형성 방법.
  3. 제1항에 있어서, 상기 실리콘 산화막은 플라즈마 화학 기상 증착 방법으로 증착되는 것을 특징으로 하는 반도체 소자의 실리콘 산화막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017134A 1996-05-21 1996-05-21 반도체 소자의 실리콘 산화막 형성 방법 KR100231734B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017134A KR100231734B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 실리콘 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017134A KR100231734B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 실리콘 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR970077324A true KR970077324A (ko) 1997-12-12
KR100231734B1 KR100231734B1 (ko) 1999-11-15

Family

ID=19459297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017134A KR100231734B1 (ko) 1996-05-21 1996-05-21 반도체 소자의 실리콘 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100231734B1 (ko)

Also Published As

Publication number Publication date
KR100231734B1 (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
KR960026267A (ko) 고융점금속박막의 형성방법
KR960030339A (ko) 반도체장치 및 그 제조공정
KR950000921A (ko) 고융점 금속질소화물의 증착방법 및 고융점 금속질소화물을 함유하는 전도막의 형성방법
MY132400A (en) Ruthenium silicide diffusion barrier layers and methods of forming same
KR900002316A (ko) 반도체장치의 제조방법
TW343375B (en) Low dielectric constant silicon dioxide sandwich layer
KR950001951A (ko) 반도체 장치 제조방법
GB2346898A (en) Deposition of a siloxane containing polymer
KR910015011A (ko) 금속 또는 금속 실리사이드막의 형성방법
KR940006197A (ko) 반도체장치의 콘택부 형성방법
KR950007021A (ko) 평탄화된 절연막을 갖는 반도체장치
KR970027019A (ko) 전자장치 보호용 피복물
KR960041416A (ko) 실리콘 산화물층의 증착 방법
KR970077324A (ko) 반도체 소자의 실리콘 산화막 형성 방법
KR980005419A (ko) 소자내의 표면 상태 패시베이션 촉진 방법
KR970030477A (ko) 실리콘 질화막 형성방법
KR970077347A (ko) 규소 기질 위에 질화갈륨 막을 형성하는 방법
KR960005873A (ko) 반도체 소자의 금속배선 형성방법
KR970063576A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR960026167A (ko) 반도체 소자의 콘택방법
KR980005367A (ko) 티타늄 탄화질화막 형성방법
KR980005583A (ko) 반도체 소자의 게이트 전극 형성방법
KR960002476A (ko) 텅스텐 박막상의 반사방지층 형성 방법
KR970072188A (ko) 반도체 소자의 게이트 산화막 형성 방법
KR980005579A (ko) 반도체 소자의 베리어 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee