KR950000921A - 고융점 금속질소화물의 증착방법 및 고융점 금속질소화물을 함유하는 전도막의 형성방법 - Google Patents

고융점 금속질소화물의 증착방법 및 고융점 금속질소화물을 함유하는 전도막의 형성방법 Download PDF

Info

Publication number
KR950000921A
KR950000921A KR1019930010336A KR930010336A KR950000921A KR 950000921 A KR950000921 A KR 950000921A KR 1019930010336 A KR1019930010336 A KR 1019930010336A KR 930010336 A KR930010336 A KR 930010336A KR 950000921 A KR950000921 A KR 950000921A
Authority
KR
South Korea
Prior art keywords
melting point
high melting
point metal
metal nitride
film
Prior art date
Application number
KR1019930010336A
Other languages
English (en)
Other versions
KR960008150B1 (ko
Inventor
수주끼 도시야
오바 다까유끼
진노우찌 심뻬이
무라까미 세이시
Original Assignee
세끼사와 다까시
후지쓰 가부시끼가이샤
이노우에 히로시
도꾜 일렉트론 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 다까시, 후지쓰 가부시끼가이샤, 이노우에 히로시, 도꾜 일렉트론 가부시끼가이샤 filed Critical 세끼사와 다까시
Publication of KR950000921A publication Critical patent/KR950000921A/ko
Application granted granted Critical
Publication of KR960008150B1 publication Critical patent/KR960008150B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

고융점 금속질소화물은 고융점 금속원소를 함유한 소스가스 및 소스가스를 환원하기 위해 알킬아미노 화합물, 알킬아지드 화합물, 히드라진 및 히드라진알킬 화합물중의 하나를 함유한 환원가스를 사용하여 화학기상 반응법에 따라 600℃의 온도에서 중착된다. 이 고융점 금속질소화물이 반도체장치에서 상호 연결을 위한 장벽금속물질로서 사용된다.
실라콘층상의 장벽금속으로서 고융점 금속질소화물이 형성될때 또는 장벽금속 및 실리콘층 사이에 접촉금속이 형성될때, 압력이 감소된 분위기에 세트된 실리콘층의 표면상의 자연산화물막이 히드라진 또는 히드라진 알킬 화합물로 환원하여 제거된다.

Description

고융점 금속질소화물의 증착방법 및 고융점 금속질소화물을 함유하는 전도막의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에서 사용되는 열 CVD장치의 일반적인 구성도, 제2A도-제2G도는 각각 본 발명의 첫번째 내지 세번째 실시예에 따른 장벽금속이 형성되는 반도체장치의 적층구조의 변화 형태를 보이고 있는 단면도, 제3도는 본 발명의 첫번째 실시예에 의한 방법에 의해 중착된 티타늄 질화물막과 종래 방법에 의해 증착된 티타늄 질화물막의 증착율을 보이고 있는 비교도.

Claims (15)

  1. 고융점 금속질소화물이 고융점 금속을 함유한 소스가스 및 사이 소스가스를 환원 및 질화하기 위해 알킬아미노 화합물, 알킬아지드 화합물, 히드라진 및 히드라진알킬 화합물중의 적어도 하나를 함유한 환원 및 질화가스를 사용하여 증기상으로 증착되는 것을 특징으로 하는 고융점 금속질소화물의 증착방법.
  2. 제1항에 있어서, 상기 고융점 금속질소화물이 티타늄 질소화물, 텅스텐 질소화물 및 몰리브데늄 질소화물의 하나인 것을 특징으로 하는 금속질소화물의 증착방법.
  3. 제1항에 있어서, 상기 환원 및 질화가스가 암모니아를 함유하는 것을 특징으로 하는 금속질소화물의 증착방법.
  4. 제1항에 있어서, 상기 소스가스가 고융점 금속의 할라이드, 알킬아미노 화합물, 알콕시화물 및 사이클로펜타디에닐 화합물중의 하나를 함유하는 것을 특징으로 하는 고융점 금속질소화물의 증착방법.
  5. 제1항에 있어서, 상기 고융점 금속질소화물에 있어서 고융점 금속의 함량이 60% 이상인 것을 특징으로 하는 금속질소화물의 증착방법.
  6. 화학기상반응법(CVD법)에 의해 실리콘층의 상부 표면위에 고융점 금속을 60% 이상 함유한 고융점 금속질소화물을 증착하는 단계, 450℃ 이상의 온도에서 상기 고융점 금속질소화물을 세팅(setting)함으로써 상기 고융점 금속질소화물과 상기 실리콘층 사이에 고융점 금속 실리콘화물층을 형성하는 단계 및 상기 고융점 금속질소화물막상에 상기 고융점 금속질소화물막의 저항보다 더 낮은 저항을 제공하는 낮은 저항막을 형성하는 단계로 이루어지는 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  7. 제6항에 있어서, 상기 고융점 금속질소화물막이 티타늄 질소화물막, 텅스텐 질소화물막 및 몰리브데늄 질소화물막의 하나인 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  8. 제6항에 있어서, 상기 고융점 금속질소화물이 알킬아미노 화합물, 히드라진 및 히드라진알킬 화합물중의 적어도 하나를 함유한 환원가스를 사용하여 중기상에서 증착되는 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  9. 제6항에 있어서, 상기 고융점 금속질소화물막이 형성되기 전에 압력이 감소된 분위기로 유지되는 상기 실리콘층의 표면위에 히드라진 및 히드라진알킬 화합물의 적어도 하나를 함유한 환원가스를 도입하여 열화학 반응을 통해 상기 실리콘층의 표면위의 자연산화물막을 제거하는 단계가 제공되는 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  10. 제6항에 있어서, 상기 자연산화물막을 제거하는 단계로부터 상기 고융점 금속질소화물층을 형성하는 단계까지의 이들 단계가 압력이 감소된 분위기에서 연속적으로 수행되는 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  11. 실리콘층 위에 히드라진가스, 히드라진알킬 화합물 가스 및 알킬아미노 화합물 가스중 하나의 가스, 고융점 급속원소를 함유한 가스 및 폴리실란가스의 혼합가스를 공급하여 증기 증착법에 따라 고융점 금속실리콘 화합물층을 형성하는 단계, 상기 고융점 금속실리콘 화합물층 위에 히드라진가스, 히드라진알킬 화합물 가스 및 알킬아미노 화합물 가스의 하나를 함유한 혼합가스 및 고융점 금속원소를 함유한 가스를 공급하여 증기증착법에 따라 고융점 금속질소화물막을 형성하는 단계 및 상기 고융점 금속질소화물막에 상기 고융점 금속질소화물막이 저항보다 더 낮은 저항을 갖는 낮은 저항막을 형성하는 단계로 이루어지는 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  12. 제11항에 있어서, 상기 고융점 금속질소화물막이 티타늄 질소화물막, 텅스텐 질소화물막 및 몰리브데늄 질소화물막중의 하나인 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  13. 제11항에 있어서, 상기 고융점 금속실리콘 화합물층이 형성되기 전에 압력이 감소된 분위기에서 유지되는 상기 실리콘층의 히드라진 및 히드라진알킬 화합물중의 적어도 하나를 함유한 환원가스를 도입하여 열화학 반응을 통해 상기 실리콘층의 표면위의 자연산화물막을 제거하는 단계가 제공되는 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  14. 제13항에 있어서, 상기 자연산화물막을 제거하는 단계로부터 상기 고융점 금속질소화물층을 형성하는 단계까지의 이들 단계가 압력이 감소된 분위기에서 연속적으로 수행되는 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
  15. 제11항에 있어서, 상기 고융점 금속원소를 함유한 가스가 고융점 금속의 할라이드, 알킬아미노 화합물, 알콕시화물 및 사이클로펜타디에닐 화합물중의 하나인 것을 특징으로 하는 고융점 금속질소화물층을 갖는 전도막을 형성하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930010336A 1992-06-08 1993-06-08 고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법 KR960008150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-147656 1992-06-08
JP14765692 1992-06-08

Publications (2)

Publication Number Publication Date
KR950000921A true KR950000921A (ko) 1995-01-03
KR960008150B1 KR960008150B1 (ko) 1996-06-20

Family

ID=15435293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010336A KR960008150B1 (ko) 1992-06-08 1993-06-08 고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법

Country Status (2)

Country Link
US (1) US5393565A (ko)
KR (1) KR960008150B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908988B1 (ko) * 2007-09-11 2009-07-22 주식회사 케이씨텍 축 승강을 위한 기체 베어링 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211290B2 (ja) * 1991-10-21 2001-09-25 ソニー株式会社 半導体装置の形成方法
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
JP3563819B2 (ja) * 1995-03-28 2004-09-08 アネルバ株式会社 窒化チタン薄膜の作製方法及びその方法に使用される薄膜作製装置
US6891269B1 (en) 1995-07-05 2005-05-10 Fujitsu Limited Embedded electroconductive layer structure
US5733816A (en) * 1995-12-13 1998-03-31 Micron Technology, Inc. Method for depositing a tungsten layer on silicon
KR0172559B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체소자의 제조방법
US5741547A (en) * 1996-01-23 1998-04-21 Micron Technology, Inc. Method for depositing a film of titanium nitride
JP3711635B2 (ja) * 1996-06-17 2005-11-02 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US6156645A (en) * 1996-10-25 2000-12-05 Cypress Semiconductor Corporation Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6309713B1 (en) * 1997-06-30 2001-10-30 Applied Materials, Inc. Deposition of tungsten nitride by plasma enhanced chemical vapor deposition
US6087261A (en) * 1997-09-30 2000-07-11 Fujitsu Limited Method for production of semiconductor device
TW402809B (en) * 1997-10-18 2000-08-21 United Microelectronics Corp The manufacture method of electrical charge storage structure
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JP2956693B1 (ja) * 1998-05-27 1999-10-04 日本電気株式会社 金属窒化膜形成方法
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
DE10080457T1 (de) * 1999-02-12 2001-04-26 Gelest Inc CVD-Abscheidung von Wolframnitrid
US6169031B1 (en) * 1999-05-28 2001-01-02 National Science Council Chemical vapor deposition for titanium metal thin film
US6657376B1 (en) 1999-06-01 2003-12-02 Micron Technology, Inc. Electron emission devices and field emission display devices having buffer layer of microcrystalline silicon
JP3403357B2 (ja) 1999-06-03 2003-05-06 株式会社半導体先端テクノロジーズ 配線形成方法及び配線形成装置
US6650043B1 (en) * 1999-07-20 2003-11-18 Micron Technology, Inc. Multilayer conductor structure for use in field emission display
US7052350B1 (en) * 1999-08-26 2006-05-30 Micron Technology, Inc. Field emission device having insulated column lines and method manufacture
KR100304714B1 (ko) * 1999-10-20 2001-11-02 윤종용 금속 할로겐 가스를 사용한 반도체 소자의 금속 박막 형성방법
US6399490B1 (en) 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
US7311942B2 (en) 2002-08-29 2007-12-25 Micron Technology, Inc. Method for binding halide-based contaminants during formation of a titanium-based film
JP2004128195A (ja) * 2002-10-02 2004-04-22 Oki Electric Ind Co Ltd 保護膜の製造方法
US8295452B1 (en) 2009-06-17 2012-10-23 Trandal David S Methods and systems for processing telephonic communications and product data
WO2014052642A1 (en) 2012-09-28 2014-04-03 Advanced Technology Materials, Inc. Fluorine free tungsten ald/cvd process
JP6595432B2 (ja) 2016-09-23 2019-10-23 東芝メモリ株式会社 半導体装置およびその製造方法
TWI807195B (zh) 2019-06-28 2023-07-01 美商應用材料股份有限公司 用於改良高k可靠度之摻氟氮化物膜

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5104694A (en) * 1989-04-21 1992-04-14 Nippon Telephone & Telegraph Corporation Selective chemical vapor deposition of a metallic film on the silicon surface
US5139825A (en) * 1989-11-30 1992-08-18 President And Fellows Of Harvard College Process for chemical vapor deposition of transition metal nitrides
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908988B1 (ko) * 2007-09-11 2009-07-22 주식회사 케이씨텍 축 승강을 위한 기체 베어링 장치

Also Published As

Publication number Publication date
KR960008150B1 (ko) 1996-06-20
US5393565A (en) 1995-02-28

Similar Documents

Publication Publication Date Title
KR950000921A (ko) 고융점 금속질소화물의 증착방법 및 고융점 금속질소화물을 함유하는 전도막의 형성방법
KR900013588A (ko) 막 형성 방법
KR960030339A (ko) 반도체장치 및 그 제조공정
US4501769A (en) Method for selective deposition of layer structures consisting of silicides of HMP metals on silicon substrates and products so-formed
KR102216575B1 (ko) 티타늄 알루미늄 및 탄탈륨 알루미늄 박막들
CA2222227A1 (en) Process for plasma enhanced anneal of titanium nitride
KR960026267A (ko) 고융점금속박막의 형성방법
KR920018872A (ko) 반도체 디바이스에 있어서의 유전체막(誘電體膜)의 형성방법
US4442449A (en) Binary germanium-silicon interconnect and electrode structure for integrated circuits
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
JPS5817615A (ja) 金属シリサイドを形成するための金属とシリコンとの低圧力ｃｖｄ共付着法
KR960023223A (ko) 실리콘 이동을 감소시키기 위한 질화 금속막의 처리방법
KR102033391B1 (ko) 금속 규화물들의 선택적 형성
KR940006197A (ko) 반도체장치의 콘택부 형성방법
KR920702794A (ko) 텅스텐 실리사이드 화학 기상 증착
KR960034488A (ko) 고온 저항을 개선시키기 위한 티타늄 질화물 층의 처리방법
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
US6238737B1 (en) Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
KR970005943B1 (ko) 반도체 장치의 텅스텐 실리사이드 제조방법
KR900017144A (ko) 콜드웰 cvd 반응기에서의 티타늄 질화물 증착장치 및 그 방법
KR100309125B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
WO2013074339A1 (en) Doping aluminum in tantalum silicide
KR100235939B1 (ko) 티타늄탄화질화막 형성방법
TW483141B (en) Method of forming multilayer titanium nitride film by multiple step chemical vapor deposition process and method of manufacturing semiconductor device using the same
KR950020992A (ko) 선택적 텅스턴 실리사이드 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee