KR960008150B1 - 고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법 - Google Patents

고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법 Download PDF

Info

Publication number
KR960008150B1
KR960008150B1 KR1019930010336A KR930010336A KR960008150B1 KR 960008150 B1 KR960008150 B1 KR 960008150B1 KR 1019930010336 A KR1019930010336 A KR 1019930010336A KR 930010336 A KR930010336 A KR 930010336A KR 960008150 B1 KR960008150 B1 KR 960008150B1
Authority
KR
South Korea
Prior art keywords
melting point
high melting
point metal
film
gas
Prior art date
Application number
KR1019930010336A
Other languages
English (en)
Other versions
KR950000921A (ko
Inventor
수주끼 도시야
오바 다까유끼
진노우찌 심빼이
무라까미 세이시
Original Assignee
세끼사와 다까시
후지쓰 가부시끼가이샤
이노우에 히로시
도꾜 일렉트론 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 다까시, 후지쓰 가부시끼가이샤, 이노우에 히로시, 도꾜 일렉트론 가부시끼가이샤 filed Critical 세끼사와 다까시
Publication of KR950000921A publication Critical patent/KR950000921A/ko
Application granted granted Critical
Publication of KR960008150B1 publication Critical patent/KR960008150B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법
제1도는 본 발명의 실시예에서 사용되는 열 CVD장치의 일반적인 구성도.
제2a도-제2b도는 각각 본 발명의 첫번째 내지 세번째 실시예에 의한 장벽용 금속막이 헝성되는 반도체장치의 적층구조의 변화 형태를 보이고 있는 단면도.
제3도는 본 발명의 첫번째 실시예에 의한 방법에 의해 증착된 티타늄 질화물막과 종래 방법에 의해 증착된 타타늄 질화물막의 증착율을 보이고 있는 비교도.
제4도는 본 발명의 첫번째 실시예에 의한 방법에 의해 증착된 티타늄 질화물막과 종래 방법에 의해 증착된 티타늄 질화물막의 저항율을 보이고 있는 비교도.
제5도는 본 발명의 첫번째 실시예에 의한 방법에 의해 증착된 티타늄 질화물막과 종래 방법에 의해 증착된 티타늄 질화물막의 염소(Cl)함량 농도를 보이고 있는 비교도.
제6도는 본 발명의 실시예에 사용되고 있는 플라즈마 CVD장치의 일반적인 구성도.
제7도는 본 발명의 실시예에서 사용되고 있는 광보조 CVD(photo-assisted CVD)장치의 일반적인 구성도.
제8a도-제8f도는 본 발명의 네번째 및 다섯번째 실시예에 따른 장벽용 금속막 및 접촉용 금속막이 형성되는 적층구조의 변화형태를 보이고 있는 단면도.
제9도는 본 발명의 다섯번째 실시예에 따른 자연산화막의 제거에서 장벽용 금속막의 형성까지의 공정에 사용되는 장치의 일반적인 구성도.
본 발명은 반도체층속에 Al 또는 W 등의 배선층 재료의 상호 확산 방지와 배선층간의 보호막으로서 사용되는 티타늄 질화물, 텅스텐 질화물 및 몰리브데늄 질화물과 같은 고융점 금속 질화물의 증착방법에 관한 것이고, 특히, 이러한 고융점 금속 질화물의 층을 갖는 전도막의 형성방법에 관한 것이다.
최근에, 반도체장치는 고밀도화가 더욱 요망되고 있고 반도체 기판에 더욱 얇은 화산층 및 배선의 다층화를 제공하는 것이 요망되고 있다. 그래서, 화산층으로서의 전극금속의 침입을 방지하거나 배선층간의 상호 확산을 방지하고 전극의 부착성을 개선하기 위하여, 전극의 베이스층(base layer) 또는 표면층으로서, 고융점 금속 질화물로 되는 장벽용 금속막을 사용하고 있다.
배선층간의 베이스층으로서 작용하는 상기의 장벽용 금속막을 형성하기 위해, 할로겐화물가스 및 암모니아가스를 사용하는 열기상반응법(이하, 열 CVD라 함)이 널리 시험되고 있다.
장벽용 금속막으로서 작용하는 티타늄 질화물막을, 예를들어, 반응가스로서 사용되는 티타늄 염화물(TiCl4) 및 암모니아(NH3)를 사용하는 열 CVD법에 의해 증착하기 위하여, 만족할만한 단차피복(step coverage)이 얻어지는 증착온도는 650℃ 또는 그 이상이다. 이러한 경우에, 장벽용 금속막에 남아 있는 염소는 높은 저항의 원인이 되고, 이 염소를 제거하기 위하여는 600℃보다 높은 증착온도가 필요하다. 위의 기술에 대한 상세한 설명은 아래의 자료에 개시되어 있다.
(1) M. J. Baiting, A. F. Otterloo, and A. H Montree, J. Electrochem. Soc., Vol. 138, No. 2, Feb. 1991,
(2) Ivo. J. Raaijmakers and Artbur Sherman, Proceedings of the 7th international IEEE V. M. I. C. Santa Clara, June 1990,
(3) E. O. Travis, W. M. Paulson, F. Pintchovski, B. Boeck, L. C, Parillo, MoLo kottke, K. Y. Yu. M. J. Price, J. B. Price, and E. C. Eichman, IEEE IEDM Tech, Dig., 47(1990)
TiCl4와 NH3의 다음의 반응은 실온에서도 발생될 수도 있다.
TiCl4+NH3→[TiCl4]n[NH3] ([1]에서 설명됨.)
더우기, 고온에서는 다음의 반응이 일어난다.
TiCl4+ NH3→TiN+N2+HCl
NH3+HCl→NH4CI
NH4Cl 및 [TiCl4]n[NH3]는 둘다 실온에서 고체로 존재하고, 이들이 반응실의 내벽에 부착되는 경우에 미립자로 될 수가 있다. CVD장치 반응실의 내벽은 이들 미립자를 승화시키기 위해 120℃ 이상으로 가열되어야 한다. 그러나, 반응실의 외부에 가열기구를 설치하는 경우에는 CVD장치는 대형화되고 소비전력도 증가하게 된다.
한편, 반응가스로서 TiCl4및 N2를 사용하여 ECR(Electron Cyclotron Resonance)-CVO법에 의해 티타늄 질화물을 증착하는 또다른 방법이 이용되고 있다. 이러한 경우에는, 증착온도는 높게 상승된다. 이러한 증착방법은 다음의 자료에서 보고되어 있다.
(4) Takashi Akahori and Akira Tanihara, Extended Abstracts of the 1991 International Conference on Solid-State Devices and Materials.
그러나, 티타늄 질화물로 구성되는 장벽용 금속막이 위에 설명한 것처럼 고온에서 증착된다면, 알루미늄이 융용되는 문제가 있다.
또한, 유기계 티타늄 원료를 사용하는 열 CVD법 또는 광보조 CVD법에 의해 450℃ 이하의 증착온도에서 티타늄 질화물을 증착하게 하는 또다른 방법도 이용되고 있다. 그라나, 이 방법에 의해 얻어진 티타늄 질화물로서 되는 장벽용 금속막은 단차피복이 열악하고 높은 저항을 갖는다. 이것은 다음의 자료에서 개시되어 있다.
(5) Ivo J. Raaijmakers Raymond No. Vrtis, G.S. Saddhu, J. Yang, E. k. Broadbent, D. A. Toberts, and 4. Lagendijk, June 9-10, 1992. VMIC Conference.
(6) Kazuya Ishihara, Katsumi Yamazaki, Hideonao Hamada, Koichi Kamisaka and Yasuo Tarui, Japanese Journal of Applied physics Vo. 29, No. 10, Oct. 1990.
(7) Koichi Ikeda, Masahiko Maeda and Yoshinobu Arita, 1990 Symposium on VLSI Technology.
고융점 금속으로 구성되는 장벽용 금속막이 반도체 기판(또는 실리콘 웨이퍼)상에 직접 형성될때, 장벽용 금속막과 반도체 기판 사이에 만족할만한 접촉(8)이 얻어지지 않아, 그 사이에 접촉저항을 감소하기 위한 접촉용 금속막을 개재하여야 한다. 접촉층으로서의 Ti 또는 Al 등의 금속막을 형성한 후, 자연산화막을 제거하여야 한다.
(8) C. Y. Ting and M. Wittmer, Thin Solid Films, 96(1982) 327-345 Electronics Optics.
일반적으로, 자연산화막을 플루오르화 수소산과 순수한 물로 혼합된 용액으로 제거한 후에, 스퍼터링장치를 사용하여 접촉용 금속막을 형성하고 나서, CVD장치를 사용하여 장벽용 금속막을 형성한다. 그래서, 반도체 웨이퍼는 각각 다른 공정에서 공기에 노출되어 기판이 이동된다. 진공조건을 소멸시키지 않고 이러한 일련의 공정을 행하기 위한 기술이 유용하지 않기 때문에, 자연산화막을 접촉용 금속막의 형성중에 완전히 제거되지 않아 접촉 장해가 일어나기 쉽다.
본 발명의 목적은 보다 저온에서 증착하기에 적합한 고융점 금속 질화물의 증착방법을 제공하는데 있다.
본 발명의 또다른 목적은 고융점 질화물의 증착을 위한 반응실의 내벽에 실온에서 고체상태로 잔류하는 반응생성물의 발생을 방지할 수 있는 고융점 금속 질화물의 증착방법을 제공하는데 있다.
본 발명의 또다른 목적은 실리콘층의 표면에 자연산화막이 재성장됨이 없이 실리콘층의 표면에 접촉용의 금속막과 장벽용의 금속막 등의 전도막의 증착방법을 제공하는데 있다.
극히, 높은 환원용량을 제공하는 알킬 아미노 화합물, 알킬 아지드 화합물, 히드라진 및 히드라진 알킬 화합물에 주안점을 두고 이루어진 본 발명은 고융점 금속원소를 포함하는 원료가스의 환원제 및 질화제로서 이러한 화합물을 포함하는 가스를 사용함으로써 보다 저온에서 화학 기상 성장에 의해 생성되는 고융점 금속 질화물을 증착할 수 있다.
이러한 가스의 반응에 의해 생성된 고융점 금속 질화물의 할로겐 함량농도 및 저항율은 환원성가스로서 NH3를 사용하는 경우에서보다 한자리 숫자만큼 작게 되고, 그 단차피복은 만족할만 하다. 이 반응에서는, 실온에서 고체로 잔류하는 것과 같은 물질이 생성되지 않고, 반응실의 내벽에 부착되는 고체의 양이 실질적으로 감소된다.
본 발명의 또 다른 관점애 의하면, 실리콘층에 잔존하는 자연화막은 실리콘층상에 접촉용 금속막 또는 장벽용 금속막을 형성하기 전에 전처리로서 히드라진가스 또는 히드라진의 알킬 화합물가스로 제거된다 이 가스는 접촉용 금속막 또는 장벽용 금속막의 증착시에 환원가스로서 사용되므로, 접촉용 금속막 또는 장벽용 금속막은 자연산화막을 제거한 후 진공상태를 소멸함이 없이 사용되는 가스를 단순히 교환함으로써 증착될 수 있어, 처리능력(throughput)이 향상되고, 자연산화막의 재성장이 방지된다.
고융점 금속 질화물은 그 단차 피폭이 뛰어나기 때문에 장벽용 금속 뿐만 아니라 접촉 매립용 금속으로서 사용될 수 있다.
첫 번재 실시예
제1도는 본 발명의 첫 번째 실시예에 따른 장벽용 금속막의 증착을 위해 사용되는 열 화학기상반응(이하, 열 CVD라 함)장치의 일반적인 구성을 도시하고 있다.
이 열 CVD장치는 막을 증착하기 위한 반응실 1, 반도체 기판(반도체 웨이퍼)을 놓기 위한, 히터가 내장된 스탠드 2, 반응실 1내에 원료가스를 도입하기 위한 첫 번재 가스도입구 3, 반응실 1내에 환원성가스를 도입하기 위한 두 번재 가스도입구 4 및 가스배출기구(도시하지 않음)에 연결되어 반응실 1에서 가스를 배출하는 가스배출구 5로 구성된다.
이하에서, 제2a도 내지 제2g도를 참조하여 열 CVD장치에 의해 반도체 기판위에 장벽용 금속막으로서 티타늄 질화물막을 형성하기 위한 공정을 설명한다.
장벽용 금속막의 증착을 설명하기에 앞서, 장벽용 금속막이 형성되기 전의 반도체 기판과 그에 관한 적층구조에 대하여 설명한다.
제2a도는 접촉홀(contact hole)이 형성되는 MOSFET를 피복하는 층간 절연층의 상태를 보이고 있는 단면도이다.
SiO2로 구성되는 필드산화막 12는 선택적인 열산화에 의해 P형 실리콘으로 이루어지는 반도체 기판 11상에 6000Å의 두께로 형성된다. MOSFET는 필드산화막 12에 둘러싸인 영역에 형성된다. MOSFET에는 반도체 기판 11의 표면상에 열산화에 의해 형성된 SiO2로 이루어지는 약 100Å의 두께를 갖는 게이트 절연막 13, CVD법에 의해 증착된 약 2000Å의 두께를 갖는 폴리실리콘막으로 구성되는 게이트전극 14, 및 이온주입법에 의해 게이트전극 14의 양측에서 반도체 기판 11위에 형성되는 n+형 S/D영역층 15a 및 15b가 제공되어 있다.
이 S/D영역층 15a 및 15b는 예를 들어, 4×1015/cm2의 선량(dose), 30Kev의 가속 에너지로 반도체 기판 11내에 비소(As)를 주입하여 850℃에서 그 영역을 활성화함으로써 형성된다.
게이트전극 14, S/D영역층 15 및 15b, 및 필드산화막 12는 실리콘 산화막으로 구성되는 5000Å의 두께를 갖는 층간 절연층 16으로 피복된다. S/D영역층 15a와 15b상에는 접촉홀 17a 및 17b가 형성된다.
상술한 바와 같은 MOSFET를 형성한 반도체 기판 11을 CVD장치의 스탠드 2에 설치하여, 스탠드 2에 내장된 히터에 의해 600℃보다 낮은 온도, 바람직하게는 300℃-500℃로 가열하고 나서, 이 상태로 보지한다. 반응실 1내의 가스를 가스배출구 5를 통해 배출하여 내부 압력을 감소시킨다.
티타늄의 알킬 아미노 화합물인 Ti(NCH3)2)4용액중에 운반가스로서 유량 100sccm의 N2가스를 통과시키고 이렇게 얻어진 Ti(NCH3)2)4와 N2의 혼합가스를 원료가스로서 첫 번째 가스도입구 3을 통하여 반응실 1내에 도입한다.
이때에, 원료가스의 부분압력은 약 40mTorr이고, Ti(NCH3)2)4의 부분압력은 대략 10mTorr로 고려된다.
환원제 및 질화제로서 디메틸 히드라진((CH3)2NNH2)가스를 두 번째 가스도입구 4를 통해 10~100sccm의 유량으로 도입한다. 디메틸 히드라진은 실내 온도(25℃)에서 약 150Torr의 증기압을 가지므로, MFC(Mass Flow Controller)를 사용하여 바로 공급된다.
이러한 가스를 도입하는 경우, 반응실 1의 내부 압력은 배출되는 가스의 체적을 조절하므로써 수십 mTorr∼1Torr로 유지 된다.
H2와 같은 운반가스는 약 10∼1000sccm의 유량으로 도입될 수 있다. 이 가스의 도입이 환원반응을 원조하지만, 반드시 필요한 것은 아니다.
상술한 바와 같은 조건하에서, 반응실 1내에 디메틸 히드라진가스는 가열온도에 의해 활성화되어, Ti(NCH3)2)4과 TiN과 반응하여, 메탄(CH4)과 수소(H2)가 생성된다. 그래서, 반응생성물로서의 티타늄 질화물이 S/D영역층 15a 및 15b의 상부 표면, 접촉흘 17a 및 17b의 내주변 및 층간 절연층 16의 상부 표면을 따라 증착되고, 실온에서 가스로 되는 CH4및 H2가 가스배출구 25를 통해 배출된다.
반도체 미관 11은 소정의 시간동안 이 상태로 유지되고, 제2b도에 도시된 바와 같이 티타늄 질화물막 18(고융점 금속 질화물로서 되는 막)이 약 400Å의 두께로 형성된다.
그리고나서, 제2c도에 도시된 바와같이 티타늄 질화물막 18상에 스퍼터 등의 PVD법에 의해 약 5000Å의 두께로 알루미늄막 19가 증착된다. 이어서, 티타늄 질화물막 18 및 알루미늄막 19로 구성되는 이 2층막을 동일한 마스크로 패턴화하여, 각각 티타늄 질화물막 18a와 알루미늄막 19a, 및 티타늄 질화물막 18b와 알루미늄막 19b의 2층막으로서 되는 S/D전극 20a 및 20b를 형성한다.
다음에, 제2d도에 도시된 바와 같이, PSG 등의 층간절연막 21을 형성한 후에 S/D전극 20a와 20b상에 비어홀(Viahole) 21a와 21b를 형성한다.
그리고나서, 제2e도 및 제2f도에 도시된 바와 같이, 상기한 티타늄 질화물막 18과 알루미늄악 19를 형성한 것과 같은 방법에 의해, 약 400Å의 두께를 갖는 티타늄 질화물막 22 및 약 5000Å의 두께를 갖는 알루미늄막 23으로 구성되는 2층막을 형성한다.
이어서, 제2g도에 도시된 바와 같이, 티타늄 질화물막 22 및 알루미늄막 23을 리소그래퍼 기술에 의하여 패턴화하여 S/D전극 20a 및 20b에 접속되는 알루미늄 배선층 24a 및 24b를 형성한다. 이 공정 후, 도시되지 않았지만, 배선층간 패드, 보호절연막 등을 형성함으로써 반도체장치가 완성된다.
상술한 바와 같이, 본 발명의 첫번째 실시예에 있어서는 티타늄 질화물막 18은 고융정 금속원소를 포함하는 원료가스로서 티타늄의 알킬 아미노 화합물인 Ti(NCH3)2)4및 알킬 아미노 화합물인 (CH3)2NNH2가스를 포함하는 원료가스의 환원제를 사용함으로써 CVD법에 의해 기판상에 형성된다. 이 환원성가스는 질화가스로서의 효과도 갖는다.
이러한 경우에 있어, 반응생성물로서 티타늄 질화물 이외에, 실온에서 가스상으로 되어 있는 CH4및 H2가스만이 생성되고, TiCl4및 NH3의 혼합가스를 사용하는 종래 기술의 경우와 같이 실온에서 고체로 되어 있는 NH4Cl과 같은 물질은 생성되지 않는다. CH4가스 및 H2가스가 반응실 1의 가스배출구 5에서 배출되기 때문에 반응실 1의 내벽에 반응생성물의 부착이 제한되고, 이러한 반응생성물을 승화시키기 위한 히터 등의 수단을 CVD장치에 부가할 필요가 없다.
상술한 바와 같이 원료가스 및 환원성가스를 사용찹으로써 열적으로 약 300℃ 정도 활성화가 가능하고, 막형성온도를 600℃ 이상으로 요구되는 종래에서보다 대폭적으로 내릴 수 있다. 그래서, S/D전극 20a 및20b와 배선층 24a 및 24b는 융용되지 않아, 불필요한 반응생성물이 발생하기 어렵다.
위의 설명에서, 원료가스로서 티타늄의 알킬 아미노 화합물인 Ti(NCH3)2)4가 사용되지만 Ti(N(C2H5)2)4가 사용될 수도 있다. 티타늄을 포함하는 다른 원료가스로서는 Ti(i-OC3H7)4및 Ti(t-OC4H9)4와 같은 알콕시화물(alkoxide) 또는 TiCl4, TiCl3, TiCl2및 TiF4와 같은 할로겐화물(halide)을 포함하는 가스, 또는 Cp2Ti(N3)2및 Cp2Ti와 같은 사이클로펜타디에닐(cyclopentadienyl) 화합물을 포함하는 가스를 사용할 수 있다.
그러나, 통상 실온에서 고체로 되는 사이클로펜타디에닐 화합물 Cp2Ti(N3)2와 Cp2Ti는 약 200℃에서 승화되어 기체화된다.
이들 화학식에서, i는 이소(iso), t는 터셔리(tertiary)를 표시하고, Cp는 C2H5의 약어로서 사이클로펜타디에닐 라디칼기 (cyclopentadienylradical)를 표시한다.
더우기, 환원성가스는 (CH3)2NN2및 (CH9)HNNH2이외에, CH3NH2, (CH3)2NH, (CH3)3N, (C2H5)2NH, (C2H5)3N, CH3NHNH2및 C6H5NHNH2와 같은 알킬 아미노 화합물을 포함할 수 있다. 또한, 히드라진(N2H4)을 포함하는 가스, 히드라진 알킬 화합물 또는 알킬 아지드 화합물을 포함하는 가스가 사용될 수 있다. 히드라진 알킬 화합물은 (CH3)HNNH2및 (CH3)2NNH2이다. 알킬 아지드 화합물은 (CH3)N3및 (C2H5)3이다.
이 실시예에서, 장벽용 금속으로서, 티타늄 질화물이 사용되지만 텅스텐(W) 및 몰리브데늄(Mo)같은 다른 질화물이 사용될 수 있다(다른 실시예에서도 마찬가지로 적용). 이 경우에, 원료가스는 고융점 금속의 알킬 아미노 화합물, 알콕시화물, 할로겐화물, 또는 사이클로펜타디에닐 화합물을 포함한다.
다음은 TiCl4를 원료가스로서 사용하고, 메틸히드라진((CH3)HNNH2: 이하 MH이라 함)를 환원성가스로서 (CH3)2NNH2대신에 사용하는 경우에 있어서, 티타늄 질화물막의 증착율, 저항율, 염소농도 및 단차피복을 설명한다.
실험적으로 반응실내의 압력을 100mTorr로 설정하여, 티타늄 질화물을 400-700℃ 온도범위에서 증착하였다
제3도는 MH 및 NH3를 각각 환원제로서 사용하는 경우의 증착율을 도시하고 있다.
MH 환원에 의한 TiN막의 증착율은 NH3환원에서보다 한자리수치만큼 더 크고, MH 유량이 10sccm이고 증착온도가 400℃일때 800Å/min의 증착율이 얻어졌다. 이것은 MH환원에서의 저항율이 NH3환원과 비교하여 매우 높다는 것을 나타낸다.
더우기, MH환원체 의해 얻어진 티타늄 질화물의 결정구조의 X선 회절호부터, 전형적인 NaCl계 티타늄 질화물 결정이 성장하고, 바람직하게는 (200)면으로 배향되고 결정의 그레인(grain) 크기가 200-260Å임이 알려걱 있다. 또한, MH 환원에서 티타늄 질화물이 실리콘 산화막상에 증착되고, 그 결정은 바람직하게는 (200)면으로 배향되는 것으로 인지된다.
그러나, PVD-Ti층 상에 증착된 TiN막은 바람직하게 (111)면으로 배향되었다.
제4도는 저항율 및 증착온도 사이의 관계를 도시하고 있다. 증착온도가 증가함에 따라 저항율이 증가했고, MH환원에 의해 증착된 티타늄 질화물이 500℃에서 90μΩ·m의 저항율을 보였다. NH3환원에서 동일한 저항율을 얻기 위하여는 보다 높은 700℃의 증착온도가 필요하다.
제5도는 티타늄 질화물막의 염소 농도와 증착온도 사이의 관계를 도시하고 있다. NH3환원에 의한 증착에서 얻어진 티타늄 질화물의 염소농도가 500℃의 증착온도에서 3.3원자 %인 반면, MH환원에 의한 티타늄 질화물의 염소농도는 동일한 증착온도에서 0.18원자 %이다.
이것은 MH가스가 TiCl4를 만족스럽게 줄일 수 있고, 또한 잔류 염소농도를 줄일 수 있음이 분명하다. 따라서, 제4도에 도시된 결과에 의하여, 증착온도가 증가함에 따라 염소농도가 감소되고 잔류염소농도가 감소함에 딱라 저항율이 감소된다는 것으로 추정된다.
염소농도의 감소는 그위에 형성된 알루미늄의 부식을 줄인다. 부식은 물로 세척한 후에 관찰된다. 티타늄질화물막을 MH환원에 의해 증착한 후에 알루미늄막을 그위에 적층하여 기판을 물로 세척하는 현미경 관찰에 있어서, 알루미늄막의 표면상에서 부식이 관찰되지 않는다. 한편, NH3환원의 경우에는, 염소함량을 줄이기 위해 증착온도가 550℃ 이상이 되어야 한다.
티타늄 질화물막이 NH3로 원료가스를 환원하므로써 형성될 때 알루미늄의 부식은 알루미늄막과 충간 절연층의 계면에서 일어난다. 부식은 물로 세척시에 계면에 스며든 물중에 티타늄 질화물막에 포함된 염소의 확산에 의하여 부식이 발생되는 것으로 추정된다/
단차피복에 관하여는 MH환원에 의해 생성된 티타늄 질화물이 1700Å의 두께로 증착될때 0.2μmΦ의 직경 및 약 2.6의 외형비(aspect ratio)를 갖는 접촉홀이 완전히 채워지고, 따라서 단차피복이 만족할 만한 것이라는 것이 명백하다. 또한, 누설전류가 종래의 경우에서 만큼 크다는 것도 확인된다.
티타늄 질화물은 그 뛰어난 단차 피복으로 인해 장벽용 금속 뿐만 아니라 접촉 매립용 금속으로서 사용될 수 있다.
두번째 실시예
제6도는 본 발명의 실시예에 따른 고융점 금속 질화물을 형성하기 위한 CVD장치의 일반적인 구성도이다.
제6도는 환원성가스를 활성화하기 위한 수단으로서 평행판 전극에 고주파 전압을 인가하는 수단을 구비하고 있다는 점에서 제1도와 다르다.
CVD장치의 반응실 31내에는 반도체 기판을 올려놓기 위한 스탠드 32, 반응실 31내에 원료가스를 도입하기 위한 가스도입구 33 및 가스배출기(도시되지 않음)에 접속된 가스배출구 35가 제공되어 있다.
반응실 31위에는 플라즈마실 36이 설치되어 있고 그들 내부 공간은 플라즈마에 의해 생성된 이온이 반응실 31로 침입되는 것을 방지하는 망사형 트랩(trap) 37에 의해 분할되어 있다.
더우기, 플라즈마실 36에는 환원성가스를 도입하기 위한 가스도입구 34가 설치되어 있고, 플라즈마실 36내의 환원성가스가 전극을 통해 전계를 인가함으로써 활성화되도록 플라즈마실의 외주변에 한쌍의 전극 38a와 38b가 배치되어 있다. 13.46MHz의 고주파 전압을 공급하는 고주파 전원 39가 하나의 전극 38b에 접속되고 다른 전극 38a는 접지되어 있다.
플라즈마실 36에 도입된 환원성가스는 두개의 전극 38a 및 38b를 통해 고주파 전압을 인가함으로써 활성화된다. 이 경우에서, 환원성가스는 플라즈마로 활성화되므로, 스탠드 31내에 설치된 히터에 의한 500℃ 이하의 기판가열온도는 증착하는데 충분하다.
상술한 바와 같은 CVD장치에 있어써는, 본 발명의 첫번째 실시예에서처럼 고융점 금속원소를 포함하는 원료가스로서 알킬 아미노 화합물, 알콕시화물, 할로겐화물 또는 사이클로펜타디에닐 화합물을 포함하는 가스가 사용되고, 원료가스를 환원하기 위한 환원제로서 알킬 아미노 화합물을 포함하는 가스, 알킬 아지드 화합물을 포함하는 가스 또는 히드라진 또는 히드라진 알킬 화합물 포함하는 가스가 사용된다.
고융점 금속 질화물인 티타늄 질화물과 알킬 화합물, 실온에서 가스상으로 되는 N2와 H2가 원료가스 및 환원성가스의 반응으로부터 생성된다. 이들 가스들은 반응실의 가스배출구 35에서 배출되어 반응실 31의 내벽에는 남아있지 않는다. 티타늄 질화물막이 제2a도 내지 제2g도에 도시된 바와같이 반도체 기판상에 배선층간의 장벽용 금속막으로서 사용된다.
이 실시예에서는, 상술한 원료가스 및 환원성가스가 사용되고 환원성가스는 고주파 전압이 전계에 의해 활성화된다. 따라서, 300℃-500℃의 기판가열온도는 티타늄 질화물막을 얻는데 충분하고, 하부 배선층상에 상부 배선층을 형성하도록 하는 경우에도, 하부 배선층에의 열적인 영향을 저감하여 배선재료와 제조방법등의 선택의 폭을 넓힐 수가 있다.
더우기, 원료가스에 대한 환원제를 사용하는 환원과 이 실시예에서 특정되는 환원제를 사용하는 환원을 비교하여 보면, 후자의 환원에 있어서 증착율이 크고, 저항율이 작고, 염소농도가 낮고 단차피복이 만족스럽다는 것을 알 수 있다.
세번째 실시예
제7도는 본 발명의 세번째 실시예에 따른 티타늄 질화물막을 형성하기 의산 CVD장치의 일반적인 구성도이다
제7도는 자외선을 조사하기 위한 수은램프를 환원성가스를 활성화하기 위한 수단으로서 사용하는 것이 제1도와 다르다.
CVD장치의 반응실 41은 막 증착이 행해지는 반도체 기판을 올려놓기 위하여 히터와 결합된 스탠드 42, 반응실 41내에 원료가스를 도입하기 위한 가스도입구 43, 반응실 41내에 환원성 가스를 도입하기 위한 가스도입구 44, 가스배출장치(도시되지 않음)에 접속되어 반응실 41내의 가스를 배출하기 위한 가스배출구 45, 반응실 41내에 자외선을 조사하기 위하여 환원성가스를 활성화하기 위한 수은램프 46, 및 반응실 41의 벽이 형성되어 수은램프 45로부터 자외선을 투과시키기 위한 투과창 47이 제공되어 있다.
이 CVD캉치에 있어서 반응실 41내의 환원성가스 및 원료가스는 수은램프가 켜질때 수은램프로부터 발생되는 높은 에너지의 자외선에 의해 활성화된다. 500℃ 이하의 기판 가열온도가 자외선의 조사로 인해 증착을 하는데 충분하다.
반응실 41내에 도입되는 고융점 금속원소를 포함하는 원료가스로서, 고융점 금속의 알킬 아미노 화합물, 알콕시화물, 할로겐화물 또는 사이클로펜타디에닐 화합물을 포함하는 가스가 첫번째 실시예에서처럼 사용되고 알킬 아미노 화합물을 포함하는 가스, 알킬 아미드 화합물을 포함하는 가스 또는 히드라진 또는 히드라진 알킬 화합물이 본 발명의 첫번째 실시예에서처럼 원료가스를 환원하기 위한 환원제로서 사용된다.
이 경우에서, 반응생성물로서, 고융점 금속의 질화물 이외에는 알킬 화합물과 실온에서 가스상으로 되는 N2및 H2만이 생성되어, 반응실 41의 내벽에 잔류하지 않는다
위에서 설명한 원료가스 및 환원성가스를 사용하고, 원료가스 및 환원성가스를 높은 에너지의 자외선에 의해 활성화하기 때문에 300℃-500℃의 기판가열온도가 티타늄 질화물로 되는 장벽용 금속막을 형성하는데 충분하고, 하부 배선층상에 상부 배선층을 형성하도록 하는 경우에도, 하부 배선층등에의 열적인 영향을 저감하여, 배선재료와 제조방법등의 선택의 폭을 넓힐 수가 있다.
증착율, 저항율, 염소농도 및 단차피복에 관해서는, 첫번째 실시예와 유사한 결과가 얻어지고 티타늄 질화물은 반도체장치의 배선을 위한 장벽용 금속재료로서 가장 적합하다.
네번째 실시예
제8도는 본 발명의 네번쩨 실시예에 따른 반도체장치의 제조공정을 보이고 있는 단면도이다.
이 실시예에서는, 첫번째 실시예에서 사용된 제1도의 CVD장치가 사용되어, CVD장치의 설명은 생략한다.
티타늄 질화물막피 장벽용 금속막으로서 형성되기 전에 반도체 기판의 일부 단면이 제8a도와 같이 도시되어 있다. 필드산화막 12는 P형 실리콘으로 만들어진 반도체 기판 11의 상부 표면의 소자형성영역을 둘러싸는 일부분에 선택적인 산화법에 의해 형성되고, MOSFET의 게이트 절연막층 13, 게이트전극 14 및 S/D영역층 15a 및 15b가 소자형성영역상에 헝성되고, S/D영역층 15a 및 15b를 노광하는 접촉흘 17a 및 17b가 이들을 덮는 층간 절연체 16상에 형성된다.
자연산화막(SiO2) 50은 접촉흘 17a 및 17b로부터 노출되는 S/D영역층 15a 및 15b의 표면위에 증착된다.
이 상태하에서, 반도체 기판 11은 제1도에 도시된 바와같이 CVD장치의 반응실 1내의 스텐드 2에 놓여진다
반응실 1내의 가스압력을 1×10-4Torr로 감압한 후, 반도체 기관 11을 스탠드 2에 설치된 히터에 의해 가열하여 대개 실온으로 유지되는 기판의 온도를 400-700℃로 상승시킨다.
그리고나서, 히드라진(N2H4)가스를 100sccm의 유량으로 가스도입구 4를 통해 반응실 1내에 도입하고 반도체 기판 11의 표면을 N2H4에 노출하면, 접촉홀 17a 및 17b로부터 노출된 S/D영역층 15a 및 15b의 표면위에 형성된 대략 10Å의 두께를 갖는 자연산화막(SiO2) 50이 제8(b)도에 도시된 것처럼 제거된다.
기판온도를 400℃로 설정하고, 히드라진 알킬 화합물 예를들면, 메틸히드라진(MH)가 60초당 400sccm의 유량으로 N2H4대신에 공급되는 경우에서, 기판상의 자연산화막 50도 제거된다.
자연산화막 50의 이러한 제거가 N2H4로부터 분해된 활성수소기를 갖는 SiO2의 환원의 결과로 이루어진다고 추정된다.
다음은 접촉용 금속으로서 TiSi를 증착하는 공정이 시작된다.
반도체 기판 11을 400-700℃로 가열하고, TiCl4가스, MH가스, 및 Si2H6가스는 각 10sccm, 5sccm 및 200sccm의 유량으로 반응실 1내에 도입하여, 반응실 1내의 내부 압력을 수십 mTorr로 설정한다.
이 조건하에서, TiSix는 대략 100Å/min의 증착율로 증착된다. TiSix막 51은 제8c도에 도시된 바와같이 S/D영역층 15a 및 15b의 상부 표면, 접촉홀 17a 및 17b의 내주변 및 층간절연층 16의 상부 표면을 따라 100Å의 두께로 형성된다. 이 경우에 TiSix막 51은 미량 ppm의 질소를 함유한다.
Si2H6이외에 SiH4및 Si3H8등의 폴리실란(Polysilane)가스를 사용할 수도 있다.
배선을 위한 장벽용 금속으로서 티타늄 질화물을 증착하기 위한 공정을 시작한다.
반도체 기판 11을 400-500℃로 가열하고, TiCl4, MH를 반응실 1내에 각각 10sccm, 10sccm의 유량으로 도입한다. 더우기, NH3가스를 MH의 운반가스로서 사용하고, 그것의 유량은 100sccm이다. 이 경우에 반응실내의 내부 압력은 100mTorr이다.
이 조건하에서, 제8d도에 도시된 바와같이 100μΩ·cm 이하의 저항율을 갖는 티타늄 질화물막 52는 S/D영역층 15a 및 15b, 접촉홀 17a 및 17b의 내주변 및 층간 절연체 16상에 형성된다.
티타늄 질화물막 52에 남아 있는 염소의 농도는 환원제로서 NH3를 사용하는 증착과 비교하여 1/40으로 감소되었다. 만약, 염소농도가 높으면, 세정용의 물속에 용해되어 장벽용 금속막에 적층된 알루미늄막이 부식된다. 만약, 염소농도가 이 실시예의 경우처렁 실질적으로 낮으면, 부식의 가능성이 거의 없게 된다.
이러한 장벽용 금속이 적층된 후에, 반도체 기판 11을 CVD장치로부터 꺼내어 알루미늄박 53을 제8e도에 도시된 것처럼 스포터링 방법에 의해 대략 500Å의 두께로 적층한다.
그리고나서, 알루미늄박 53에서 접촉용 금속막 51까지의 층들을 포토리소그래피 기술에 의해 패터닝하여 S/D전극 54 및 55를 형성한다. 이후에, 층간 절연체 21을 CVD방법에 의해 적층한다. 결과적으로, 제8f도에 도시된 것처럼 티타늄 질화물/알루미늄으로 구성되는 상부 배선층 24a 및 24b가 형성된다. 이들 배선층에 대하여는 이미 설명되었기 때문에 생략한다.
환원성가스는 MH외에 히드라진 알킬 화합물 또는 N2H4가 사용될 수 있다.
위에서 설명된 구성에 있어서, 자연산화막 50의 제거에서 장벽용 금속막으로 작용하는 티타늄 질화물막 52의 형성까지의 공정이 진공상태를 소멸함이 없이 같은 CVD장치의 반응실 1내에서 실행되므로, 자연산화막은 다시 성장되지 않고 처리능력이 향상된다. 자연산화막의 제거후에 접촉용 금속막의 성장에 이르기까지의 일련의 공정이 히드라진 또는 히드라진 알킬 화합물을 사용하는 600℃ 이하의 낮은 온도에서 실행되므로, 층 사이에서 일어날 수 있는 열변형이 감소된다
만약, 장벽용 금속으로서 작용하는 티타늄 질화물의 티타늄이 60% 이상으로 된다면, 풍부한 양의 티타늄을 함유한 티타늄 질화물막이 S/D영역충 15a 및 15b의 실리콘표면 및 티타늄 질화물막 52의 계면에 형성된다. 450℃ 이상의 온도에서, 예를들어, 접촉용 금속이 형성없이 600℃ 온도에서 10초 동안 어닐링함으로써 TiSix층은 경계면에 형성된다 따라서, 폴리실란은 접촉용 금속을 형성하는데 공급될 필요가 없다.
첫번째 실시예에서 기술된 바와같이 원료가스 및 환원성가스는 반응가스로 사용될 수 있다.
이 실시예에서 증착율, 저항율, 염소농도 및 단차피복에 대해서는 첫번째 실시예와 유사한 결과가 얻어지고 얻어진 금속 질화물은 반도체장치의 배선을 위한 장벽용 금속의 재료로서 매우 적합하다.
다섯번째 실시예
네번째 실시예에 있어서는, 자연산화막의 제거에서 장벽용 금속막의 형성까지 공정은 동일한 반응실에서 실행된다. 그러나, 자연산화막의 제거 및 장벽용 금속막의 형성은 다른 반응실에서 개별적으로 실행될 수가 있다. 장치의 예가 제9도에 도시되어 있다.
이 장치는 두개의 반응실 61 및 62를 가지고 있고, 압력이 감소된 분위기중에 반도체 기판을 이송시시키 위한 진공이송실 63이 반응실 61 및 62 사이에 제공되어 있다. 반도체 기판을 장전 및 추출하기 위한 장전실 64 및 추출실 65가 진공이송실 63에 연결되어 있고 카셋트부 66 및 67이 이들 장전실 및 추출실에 연결되어 있다.
게이트 밸브 67 내지 73은 각각 반응실 61, 62 및 진공이송실 63 사이, 진공이송실 63 및 장전실 64 사이, 진공이송실 63 및 추출실 65 사이, 장전실 64 및 첫번째 카세트부 66 사이, 및 추출실 65 및 두번째 카세트부 67 사이에 연결되어 있다. 이 게이트부 67 내지 73은 반도체 기판의 이동에 따라 개폐되어 이들의 개폐동작은 아래의 설명에서 생략한다.
다음은 자연산화막의 제거에서 장벽용 금속막의 형성까지의 공정을 상술한 장치에 의해 설명한다. 이 실시예에서 가스의 종류 및 증착온도, 증착막 두께 등과 같은 증착조건이 네번째 실시예의 것과 동일하고, 반도체 기판상의 적층구조의 변화는 제8도에 도시되어 있다.
이송시스템(도시되지 않음)에 의해 첫번째 카세트부 66에서 추출된 반도체기판 11은 장전실 64로 이송되어, 압련이 감소된 분위기에 놓여지고 나서, 진공이송실 63을 통해 첫번째 반응실 61내에 배치된다. 진공이송실 63 및 반응실 61은 압력이 감소된 상태로 유지된다.
첫번째 반응실 61내에, 히드라진 또는 히드라진 알킬 화합물을 도입하여, 내부 압력을 100mTorr로 설정하고, 기관 가열온도를 400-700℃로 설정한다.
이 조건이 특정시간동안 유지될때, 제8a도에 도시된 바와같이 S/D영역층 15a 및 15b의 실리콘 표면상에 형성된 자연산화막(SiO2) 50이 제거된다.
그리고나서, 반도체기판 11을 이송시스템(도시되지 않음)에 의해 첫번째 반응실 61로 이송하고, 진공이송실 63을 통해 두번째 반응실 62로 이송한다.
두번째 반응실 62내에, TiCl4, MH 및 Si2H6를 도입하여 기판 가열온도를 네번째 실시예에서처럼, 400-700℃로 설정한다. 접촉용 금속으로서의 TiSix막 51은 제8c도에 도시된 바와같이 접촉홀 17a 및 17b의 내주변, S/D영역층 15a 및 15b의 표면 및 층간 절연체 16의 상부 표면에 따라 형성된다.
두번째 반응실 62내에 도입되는 가스의 종류를 변화시켜, TiCl4및 MH를 반응실 62내에 도입하고 반도체 기판 11을 400-700℃로 가열한다. 그리고나서, 장벽용 금속막같은 티타늄 질화물막 52를 제8d도에 도시한 바와같이 증착한다.
이후에, 반도체 기판 11이 이송시스템(이송되지 않음)에 의해 두번째 반응실 62로부터 진공이송실 63으로 이송되고, 또 진공이송실 63으로부터 내부 압력이 감소된 추출실 65로 이송된다. 더우기, 추출실 65 및 진공이송실 63 사이의 게이트 밸브 73이 폐쇄되고, 추출실 65의 내부 압력은 일정한 압력으로 설정되어 반도체 기판 11이 두번째 카세트부 67내에 저장된다
이후에, 네번째 실시예에서처럼 알루미늄막 53을 제8e도에 도시된 바와 같이 스퍼터링 방법에 의해 장벽용 금속막 52상에 적층하고, 알루미늄막 53으로부터 접촉용 금속막 51까지의 층들을 패터닝하여, 제8f도에 도시된 것처럼 포토리소그래피 기술에 의해 S/D전극 54 및 55를 형성한다.
또한 이 실시예에 있어서, 만약 티타늄 질화물막의 티타늄 함량이 60% 이상으로 결정되고 450℃ 이상의 온도에서 어닐링(annealing)을 행하면, TiSi막이 Si2H6을 사용함이 없이 S/D영역층 15a 및 15b의 실리콘 표면 및 티타늄 질화물삭 52의 사이에서 형성된다.
이 실시예에서 사용되는 원료가스 및 환원성가스는 첫번째 실시에와 동일하게 사용될 수 있고 증착율, 저항율, 염소농도 및 단차피복에 관해 첫번째 실시예와 유사한 결과가 얻어진다.

Claims (15)

  1. 고융점 금속을 포함하는 원료가스 및 상기 원료가스를 환원하여 질화하기 위해 알킬 아미노 화합물, 알킬아지드 화합물, 히드라진 및 히드라진 알킬 화합물중의 적어도 하나를 포함하는 환원성 가스 및 질화가스를 사용하여 증기상으로 고융점 금속 질화물을 증착하는 것을 특징으로 하는 고융점 금속 질화물의 증착방법.
  2. 제1항에 있어서, 상기 고융점 금속 질화물이 티타늄 질화물, 텅스텐 질화물 및 몰리브데늄 질화물중 하나인 것을 특징으로 하는 고융점 금속 질화물의 증착방법.
  3. 제1항에 있어서, 상기 환원성 가스 질화가스가 암모니아를 함유하는 것을 특징으로 하는 고융점 금속 질화물의 증착방법.
  4. 제1항에 있어서, 상기 원료가스가 고융점 금속의 할로겐화물, 알킬 아미노 화합물, 알콕시화물 및 사이클로펜타디에닐 화합물중의 하나를 함유하는 것을 특징으로 하는 고융점 금속 질화물의 증착방법.
  5. 제1항에 있어서, 상기 고융점 금속 질화물중에 고융점 금속의 함량이 60% 이상인 것을 특징으로 하는 고융점 금속 질화물의 증착방법
  6. 화학기상반응법(CVD법)에 의해 실리콘층의 상부 표면위에 고융점 금속을 60% 이상 함유하는 고융점 금속 질화물을 증착하는 단계, 450℃ 이상의 온도에서 상기 고융점 금속 질화물막을 배치함으로써 상기 고융점 금속 질화물막과 상기 실리콘층 사이에 고융점 금속 실리콘화물층을 형성하는 단계, 및 상기 고융점 금속 질화물상에 상기 고융점 금속 질화물막의 저항보다 더 낮은 저항을 제공하는 낮은 저항막을 헝성하는 단계로 이루어지는 것을 특징으로 하는 고융점 금속 질화물층을 갖는 전도막을 형성하는 방법.
  7. 제6항에 있어서, 상기 고융점 금속 질화물막이 티타늄 질화물막, 텅스텐 질화물막 및 몰리브데늄 질화물막중의 하나인 것을 특징으로 하는 고융점 금속 질화물층을 갖는 전도막을 형성하는 방법.
  8. 제6항에 있어서, 상기 고융점 알킬 아미노 화합물, 히드라진 및 히드라진 알킬 화합물중의 적어도 하나를 포함하는 환원성가스를 사용하여 증가상으로 증착되는 것을 특징으로 하는 고융점 금속 질화물층을 갖는 전도막을 형성하는 방법.
  9. 제6항에 있어서, 상기 고융점 금속 질화물막이 형성되기 전에 압력이 감소된 분위기로 유지되는 상기 실리콘층의 표면위에 히드라진 및 히드라진 알킬 화합물의 적어도 하나를 포함하는 환원성가스를 도입하여 열화학 반응에 의해 실리콘층의 표면위의 자연산화막을 제거하는 단계가 더 제공되는 것을 특징으로 하는 고융점 금속 질화물층을 갖는 전도막을 헝성하는 방법
  10. 제9항에 있어서, 상기 자연산화막을 단계에서 상기 고융점 금속 질화물층을 형성하는 단계까지의 이들 단계가 압력이 감소된 분위기에서 연속적으로 실행되는 것을 특징으로 하는 고융점 금속 질화물층을 갖는 전도막을 헝성하는 방법.
  11. 실리콘층 위에 히드라진가스, 히드라진 알킬 화합물가스 및 알킬 아미노 화합물가스중 하나의 가스, 고융점 금속원소를 포함하는 가스 및 폴리실란가스의 혼합가스를 공급하여 증기 증착법에 따라 고융점 금속실리콘 화합물층을 형성하는 단계, 상기 고융점 금속실리콘화물층 위에 히드라진가스, 히드라진 알킬 화합물가스 및 알킬 아미노 화합물가스중 하나의 가스와 고융점 금속원소를 포함하는 가스와의 혼합가스를 공급하여 증기증착법에 따라 고융점 금속 질화물을 형성하는 단계, 및 상기 고융점 금속 질화물막상에 상기 고융점 금속 질화물막의 저항보다 더 낮은 저항을 갖는 낮은 저항막을 형성하는 단계로 이루어지는 것을 특징으로 하는 고융점 금속 질화물층을 갖는 전도막을 형성하는 방법.
  12. 제11항에 있어서, 상기 고융점 금속 질화물막이 티타늄 질화물막, 텅스텐 질화물막 및 몰리브데늄 질화물막중의 하나인 것을 특징으로 하는 고융점 금속 질화물층을 갖는 전도막을 형성하는 방법.
  13. 제11항에 있어서, 상기 고융점 금속실리콘 화합물층이 형성되기 전에 압력이 감소된 분위기에서 유지되는 상기 실리콘층의 표면위에 히드라진 및 히드라진 알킬 화합물중의 적어도 하나를 포함하는 환원성가스를 도입하여 열화학 반응에 의해 상기 실리콘층의 표면위의 자연산화막을 제거하는 단계가 더 제공되는 것을 특징으로 하는 고융점 금속 질화물층을 갖는 전도막을 형성하는 방법.
  14. 제13항에 있어서, 상기 자연산화막을 제거하는 단계에서 상기 고융점 금속질화막층을 형성하는 단계까지의 이들 단계가 압력이 감소된 분위기에서 연속적으로 실행되는 것을 특징으로 하는 고융점 금속질소층을 갖는 전도막을 헝성하는 방법.
  15. 제11항에 있어서, 상기 고융점 금속원소를 포함하는 가스가 고융점 금속의 할로겐화물, 알킬 아미노화합물, 알콕시화물 및 사이클로펜타디에닐 화합물중의 하나인 것을 특징으로 하는 고응점 금속 질화물층을 갖는 전도막을 형성하는 방법.
KR1019930010336A 1992-06-08 1993-06-08 고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법 KR960008150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14765692 1992-06-08
JP92-147656 1992-06-08

Publications (2)

Publication Number Publication Date
KR950000921A KR950000921A (ko) 1995-01-03
KR960008150B1 true KR960008150B1 (ko) 1996-06-20

Family

ID=15435293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010336A KR960008150B1 (ko) 1992-06-08 1993-06-08 고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법

Country Status (2)

Country Link
US (1) US5393565A (ko)
KR (1) KR960008150B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211290B2 (ja) * 1991-10-21 2001-09-25 ソニー株式会社 半導体装置の形成方法
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
JP3563819B2 (ja) * 1995-03-28 2004-09-08 アネルバ株式会社 窒化チタン薄膜の作製方法及びその方法に使用される薄膜作製装置
US6891269B1 (en) 1995-07-05 2005-05-10 Fujitsu Limited Embedded electroconductive layer structure
US5733816A (en) * 1995-12-13 1998-03-31 Micron Technology, Inc. Method for depositing a tungsten layer on silicon
KR0172559B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체소자의 제조방법
US5741547A (en) * 1996-01-23 1998-04-21 Micron Technology, Inc. Method for depositing a film of titanium nitride
JP3711635B2 (ja) * 1996-06-17 2005-11-02 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US6156645A (en) * 1996-10-25 2000-12-05 Cypress Semiconductor Corporation Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6309713B1 (en) * 1997-06-30 2001-10-30 Applied Materials, Inc. Deposition of tungsten nitride by plasma enhanced chemical vapor deposition
US6087261A (en) * 1997-09-30 2000-07-11 Fujitsu Limited Method for production of semiconductor device
TW402809B (en) * 1997-10-18 2000-08-21 United Microelectronics Corp The manufacture method of electrical charge storage structure
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JP2956693B1 (ja) * 1998-05-27 1999-10-04 日本電気株式会社 金属窒化膜形成方法
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
WO2000047404A1 (en) * 1999-02-12 2000-08-17 Gelest, Inc. Chemical vapor deposition of tungsten nitride
US6169031B1 (en) * 1999-05-28 2001-01-02 National Science Council Chemical vapor deposition for titanium metal thin film
US6657376B1 (en) 1999-06-01 2003-12-02 Micron Technology, Inc. Electron emission devices and field emission display devices having buffer layer of microcrystalline silicon
JP3403357B2 (ja) 1999-06-03 2003-05-06 株式会社半導体先端テクノロジーズ 配線形成方法及び配線形成装置
US6650043B1 (en) 1999-07-20 2003-11-18 Micron Technology, Inc. Multilayer conductor structure for use in field emission display
US7052350B1 (en) 1999-08-26 2006-05-30 Micron Technology, Inc. Field emission device having insulated column lines and method manufacture
KR100304714B1 (ko) * 1999-10-20 2001-11-02 윤종용 금속 할로겐 가스를 사용한 반도체 소자의 금속 박막 형성방법
US6399490B1 (en) 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
US7311942B2 (en) * 2002-08-29 2007-12-25 Micron Technology, Inc. Method for binding halide-based contaminants during formation of a titanium-based film
JP2004128195A (ja) * 2002-10-02 2004-04-22 Oki Electric Ind Co Ltd 保護膜の製造方法
KR100908988B1 (ko) * 2007-09-11 2009-07-22 주식회사 케이씨텍 축 승강을 위한 기체 베어링 장치
US8295452B1 (en) 2009-06-17 2012-10-23 Trandal David S Methods and systems for processing telephonic communications and product data
WO2014052642A1 (en) 2012-09-28 2014-04-03 Advanced Technology Materials, Inc. Fluorine free tungsten ald/cvd process
JP6595432B2 (ja) 2016-09-23 2019-10-23 東芝メモリ株式会社 半導体装置およびその製造方法
TWI807195B (zh) 2019-06-28 2023-07-01 美商應用材料股份有限公司 用於改良高k可靠度之摻氟氮化物膜

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5104694A (en) * 1989-04-21 1992-04-14 Nippon Telephone & Telegraph Corporation Selective chemical vapor deposition of a metallic film on the silicon surface
US5139825A (en) * 1989-11-30 1992-08-18 President And Fellows Of Harvard College Process for chemical vapor deposition of transition metal nitrides
US5196360A (en) * 1990-10-02 1993-03-23 Micron Technologies, Inc. Methods for inhibiting outgrowth of silicide in self-aligned silicide process

Also Published As

Publication number Publication date
US5393565A (en) 1995-02-28
KR950000921A (ko) 1995-01-03

Similar Documents

Publication Publication Date Title
KR960008150B1 (ko) 고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법
US7262125B2 (en) Method of forming low-resistivity tungsten interconnects
KR20200125918A (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
US7589017B2 (en) Methods for growing low-resistivity tungsten film
US20020114886A1 (en) Method of tisin deposition using a chemical vapor deposition process
KR101108304B1 (ko) 질화 텅스텐의 증착
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
US8133812B2 (en) Methods and systems for barrier layer surface passivation
WO1998037579A1 (en) Process of tungsten chemical vapor deposition onto titanium nitride substrate
US5943600A (en) Treatment of a titanium nitride layer to improve resistance to elevated temperatures
US6284649B1 (en) Chemical vapor phase growing method of a metal nitride film and a method of manufacturing an electronic device using the same
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP3569023B2 (ja) 半導体装置の製造方法
US7033939B2 (en) Chemistry for chemical vapor deposition of titanium containing films
JP3449428B2 (ja) 半導体装置の製造方法
US6482477B1 (en) Method for pretreating dielectric layers to enhance the adhesion of CVD metal layers thereto
JP3194256B2 (ja) 膜成長方法と膜成長装置
JP4308867B2 (ja) 高融点金属窒化膜の形成方法
JP2003022985A (ja) 半導体装置の製造方法およびその製造装置
JP4012090B2 (ja) 高融点金属窒化膜の堆積方法及び半導体装置の製造方法
JPH0661181A (ja) バリアメタルの形成方法
JPH0238568A (ja) 薄膜形成装置
JPH07221048A (ja) バリアメタル層の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee