KR940004800A - 반도체메모리장치 및 그 제조 방법 - Google Patents

반도체메모리장치 및 그 제조 방법 Download PDF

Info

Publication number
KR940004800A
KR940004800A KR1019920014195A KR920014195A KR940004800A KR 940004800 A KR940004800 A KR 940004800A KR 1019920014195 A KR1019920014195 A KR 1019920014195A KR 920014195 A KR920014195 A KR 920014195A KR 940004800 A KR940004800 A KR 940004800A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
silicon
tantalum
memory device
film
Prior art date
Application number
KR1019920014195A
Other languages
English (en)
Other versions
KR960004462B1 (ko
Inventor
권기원
강창석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920014195A priority Critical patent/KR960004462B1/ko
Priority to JP5213379A priority patent/JPH06196654A/ja
Publication of KR940004800A publication Critical patent/KR940004800A/ko
Priority to US08/301,437 priority patent/US5552337A/en
Application granted granted Critical
Publication of KR960004462B1 publication Critical patent/KR960004462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5

Abstract

본 발명은 반도체메모리장치 및 그 제조방법에 관한 것으로, 제1전극; 상기 제1전극위에 형성된 유전체막, 및 상기 유전체 막위에 형성된 제2전극을 구비하는 반도체메모리장치에 있어서, 상기 유전체 막으로 실리콘이 첨가된 오산화탄탈륨막을 구비하는 것을 특징으로 하는 반도체메모리장치 및 그 제조방법을 제공한다.
따라서 본 발명은, 오산화탄탈륨막의 내부에 첨가된 실리콘원자로 인하여 유전율은 순수한 오산화탄탈륨막에 비해 떨어지지만 전계에 대한 파괴내압이 크므로, 종래 오산화탄탈륨막만으로 이루어진 유전체막 보다 훨씬 우수한 유전체막을 제공할 수 있다.

Description

반도체메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 및 제2도는 본 발명에 따른 오산화탄탈륨막을 구비한 커패시터의 제조방법의 일 실시예를 나타낸 공정순서도,
제3도는 본 발명에 사용된 증착장치의 개념도를 나타낸 도면,
제7도는 본 발명에 따른 오산화탄탈륨막의 증착속도와 온도와외 관계를 나타낸 그래프.

Claims (16)

  1. 제1전극; 상기 제1전극위에 형성된 유전체막, 및 상기 유전체막위에 형성된 제2전극을 구비하는 반도체메모리장치에 있어서, 상기 유전체막으로 실리콘이 첨가된 오산화탄탈륨막을 구비하는 것을 특징으로 하는 반도체메모리장치.
  2. 제1항에 있어서, 상기 제1전극은 실리콘을 함유한 도전층인 것을 특징으로 하는 반도체메모리장치.
  3. 제1항에 있어서, 상기 오산화탄탈륨막에 첨가된 실리콘은 실리콘원자 또는 실리콘산화물 상태로 존재하는 것을 특징으로 하는 반도체메모리장치.
  4. 제1항 또는 제3항에 있어서, 상기 오산화탄탈륨막에 첨가된 실리콘은 상기 오산화탄탈륨막중의 탄탈륨원자와 치환되는데, 그 치환되는 양은 상기 탄탈륨원자 전체양의 3％∼30％인 것을 특징으로 하는 반도체메모리장치.
  5. 반도체기판상에 제1전극을 형성하는 공정 상기 제1전극위에 유전체막을 형성하는 공정; 및 상기 유전체막위에 제2전극을 형성하는 공정을 구비하는 반도체메모리장치의 제조방법에 있어서, 상기 유전체막의 형성공정은, 오산화탄탈륨막에 실리콘을 첨가하는 공정을 통하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  6. 제5항에 있어서, 상기 제1전극은 실리콘을 함유한 도전층인 것을 특징으로 하는 반도체메모리장치의 제조방법.
  7. 제6항에 있어서, 상기 오산화탄탈륨막에 실리콘을 첨가하는 공정은, 먼저 상기 실리콘을 함유한 도전층위에 LPCVD의 저온공정을 통해 다공질의 오산화탄탈륨막을 증착하는 단계와, 열처리공정을 통해 상기 실리론을 함유한 도전층으로 부터 실리콘원자를 상기 다공질의 오산화탄탈륨막내로 확산시키는 단계를 통하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  8. 제7항에 있어서, 상기 다공질의 오산화탄탈륨막은 탄탈륨원료로 탄탈륨펜타에톡사이드를 사용하고, 반응가스로 산소를 사용하며, 410℃이하의 저온에서 LPCVD법에 의해 형성되는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  9. 제7항 또는 제8항에 있어서, 상기 열처리공정은 산소분위기, 질소분위기, 100m7orr∼1,000m7orr의 진공분위기, 또는 이들의 조합된 분위기등의 한 분위기하에서 650℃∼1,000℃사이의 고온공정을 1회이상 포함하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  10. 제5항에 있어서, 상기 오산화탄탈륨막에 첨가된 실리콘원자는 상기 오산화탄탈륨막중의 탄탈륨원자와 치환되는데, 그 치환되는 양은 상기 탄탈륨원자 전 체양의 3％∼30％인 것을 특징으로 하는 반도체메모리장치의 제조방법.
  11. 제5항에 있어서, 상기 오산화탄탈륨막에 실리콘원자를 첨가하는 공정은 실리콘원료와 탄탈륨원료를 동시에 주입함으로써 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  12. 제11항에 있어서, 상기 실리콘원료로는 테오스롤, 탄탈륨원료로는 탄탈륨펜타에톡사이드를 각각 사용하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  13. 제7항에 있어서, 상기 오산화탄탈륨막에 실리콘을 첨가하는 공정은, 오산화탄탈륨막과 실리콘산화막을 박막상태로 번갈아 증착하는 단계와, 열처리공정을 통하여 상기 오산화탄탈륨막과 실리콘산화막이 상호확산하게 하는 단계를 거쳐 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  14. 제13항에 있어서, 실리콘원료로는 테오스를, 탄탈륨원료로는 탄탈륨펜타에톡사이드를 각각 사용하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  15. 제13항에 있어서, 상기 열처리공정은 산소분위기, 산소분위기, 질소분위기, 100mTorr∼1,000mTorr의 진공분위기, 또는 이들의 조합된 분위기등의 한 분위기하에서 650℃-1,000℃사이의 고온공정을 1회이상 포함하여 이루어지는 것을 특징으로 하는 반도체메모리장치의 제조방법.
  16. 제13항에 있어서, 상기 실리콘산화막의 1회 증착두께는, 계속되는 열처리공정에서 상기 실리콘산화막내의 실리콘원자가 오산화탄탈륨막내로 충분히 확산됐 수 있도록 20Å이하로 하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
KR1019920014195A 1992-08-07 1992-08-07 반도체 장치의 커패시터 제조방법 KR960004462B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920014195A KR960004462B1 (ko) 1992-08-07 1992-08-07 반도체 장치의 커패시터 제조방법
JP5213379A JPH06196654A (ja) 1992-08-07 1993-08-04 半導体メモリ装置及びその製造方法
US08/301,437 US5552337A (en) 1992-08-07 1994-09-09 Method for manfacturing a capacitor for a semiconductor memory device having a tautalum oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014195A KR960004462B1 (ko) 1992-08-07 1992-08-07 반도체 장치의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR940004800A true KR940004800A (ko) 1994-03-16
KR960004462B1 KR960004462B1 (ko) 1996-04-06

Family

ID=19337631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014195A KR960004462B1 (ko) 1992-08-07 1992-08-07 반도체 장치의 커패시터 제조방법

Country Status (3)

Country Link
US (1) US5552337A (ko)
JP (1) JPH06196654A (ko)
KR (1) KR960004462B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170038430A (ko) 2015-09-30 2017-04-07 주식회사 원익아이피에스 반도체 소자의 제조방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930584A (en) * 1996-04-10 1999-07-27 United Microelectronics Corp. Process for fabricating low leakage current electrode for LPCVD titanium oxide films
US5838530A (en) * 1996-07-22 1998-11-17 Zhang; Guobiao Applications of protective ceramics
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US6362114B1 (en) 1996-11-12 2002-03-26 Micron Technology, Inc. Semiconductor processing methods of forming an oxynitride film on a silicon substrate
US6483157B1 (en) 1997-06-20 2002-11-19 Advanced Micro Devices, Inc. Asymmetrical transistor having a barrier-incorporated gate oxide and a graded implant only in the drain-side junction area
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6265749B1 (en) 1997-10-14 2001-07-24 Advanced Micro Devices, Inc. Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant
US6432793B1 (en) 1997-12-12 2002-08-13 Micron Technology, Inc. Oxidative conditioning method for metal oxide layer and applications thereof
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6147011A (en) * 1998-02-28 2000-11-14 Micron Technology, Inc. Methods of forming dielectric layers and methods of forming capacitors
KR100319571B1 (ko) * 1998-03-12 2002-01-09 루센트 테크놀러지스 인크 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) * 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US5990493A (en) * 1998-05-14 1999-11-23 Advanced Micro Devices, Inc. Diamond etch stop rendered conductive by a gas cluster ion beam implant of titanium
US6124620A (en) * 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
US6072222A (en) * 1998-05-18 2000-06-06 Advanced Micro Devices, Inc. Silicon implantation into selective areas of a refractory metal to reduce consumption of silicon-based junctions during salicide formation
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
US6060406A (en) * 1998-05-28 2000-05-09 Lucent Technologies Inc. MOS transistors with improved gate dielectrics
US5907780A (en) * 1998-06-17 1999-05-25 Advanced Micro Devices, Inc. Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation
US6274442B1 (en) 1998-07-15 2001-08-14 Advanced Micro Devices, Inc. Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same
US6614097B1 (en) 1998-09-30 2003-09-02 Lsi Logic Corporation Method for composing a dielectric layer within an interconnect structure of a multilayer semiconductor device
KR100282487B1 (ko) 1998-10-19 2001-02-15 윤종용 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법
US6194768B1 (en) 1998-10-23 2001-02-27 Advanced Micro Devices, Inc. High dielectric constant gate dielectric with an overlying tantalum gate conductor formed on a sidewall surface of a sacrificial structure
US6090724A (en) * 1998-12-15 2000-07-18 Lsi Logic Corporation Method for composing a thermally conductive thin film having a low dielectric property
US6764916B1 (en) 1999-03-23 2004-07-20 Hitachi Kokusai Electric Inc. Manufacturing method for semiconductor device
KR100351238B1 (ko) * 1999-09-14 2002-09-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6479404B1 (en) * 2000-08-17 2002-11-12 Agere Systems Inc. Process for fabricating a semiconductor device having a metal oxide or a metal silicate gate dielectric layer
US6461949B1 (en) * 2001-03-29 2002-10-08 Macronix International Co. Ltd. Method for fabricating a nitride read-only-memory (NROM)
US6770521B2 (en) * 2001-11-30 2004-08-03 Texas Instruments Incorporated Method of making multiple work function gates by implanting metals with metallic alloying additives
US6835658B2 (en) * 2002-12-27 2004-12-28 Hynix Semiconductor Inc. Method of fabricating capacitor with hafnium
ATE466370T1 (de) * 2007-02-16 2010-05-15 Sgl Carbon Se Verbundstoff mit karbonisierten biopolymeren und kohlenstoffnanoröhren
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4589056A (en) * 1984-10-15 1986-05-13 National Semiconductor Corporation Tantalum silicide capacitor
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPH0627328B2 (ja) * 1985-07-16 1994-04-13 ソニー株式会社 高誘電率薄膜
JP2617457B2 (ja) * 1985-11-29 1997-06-04 株式会社日立製作所 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170038430A (ko) 2015-09-30 2017-04-07 주식회사 원익아이피에스 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US5552337A (en) 1996-09-03
KR960004462B1 (ko) 1996-04-06
JPH06196654A (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
KR940004800A (ko) 반도체메모리장치 및 그 제조 방법
JP3202893B2 (ja) 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法
US3511703A (en) Method for depositing mixed oxide films containing aluminum oxide
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
EP0072603B1 (en) Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US5973911A (en) Ferroelectric thin-film capacitor
EP0468758A1 (en) Method of forming insulating films, capacitances, and semiconductor devices
KR100319571B1 (ko) 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
US5343353A (en) Semiconductor device and process of producing the same
KR940012608A (ko) 반도체 메모리 장치의 캐패시터 제조방법
Sharma et al. Electrical behaviour of electron-beam-evaporated yttrium oxide thin films on silicon
US20020050608A1 (en) Novel gate dielectric
EP0154670B1 (en) Process for producing a semiconductor device having insulating film
JP2770856B2 (ja) 高誘電率酸化物薄膜の形成方法
US5932905A (en) Article comprising a capacitor with non-perovskite Sr-Ba-Ti oxide dielectric thin film
KR100269278B1 (ko) 강유전체박막을이용한커패시터제조방법
KR100265846B1 (ko) 반도체소자의강유전체캐패시터제조방법
US4194927A (en) Selective thermal oxidation of As-containing compound semiconductor regions
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
KR100247474B1 (ko) 피지티 강유전체 캐패시터 제조 방법
KR100244400B1 (ko) 유전체막 형성방법
Zhang et al. Deposition and annealing of tantalum pentoxide films using 172 nm excimer lamp
Choi et al. Characteristics of ferroelectric YMnO3 thin films for MFISFET by MOCVD
KR940008082A (ko) 반도체 기억장치 및 그 제조방법
KR950010877B1 (ko) 산화티타늄 유전층 커패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E902 Notification of reason for refusal
G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110405

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee