JPH06196654A - 半導体メモリ装置及びその製造方法 - Google Patents
半導体メモリ装置及びその製造方法Info
- Publication number
- JPH06196654A JPH06196654A JP5213379A JP21337993A JPH06196654A JP H06196654 A JPH06196654 A JP H06196654A JP 5213379 A JP5213379 A JP 5213379A JP 21337993 A JP21337993 A JP 21337993A JP H06196654 A JPH06196654 A JP H06196654A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- tantalum
- tantalum pentoxide
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 84
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 44
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 125
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 78
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 229910052715 tantalum Inorganic materials 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 22
- 239000001301 oxygen Substances 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- 239000002994 raw material Substances 0.000 claims description 22
- 239000012298 atmosphere Substances 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 18
- HSXKFDGTKKAEHL-UHFFFAOYSA-N tantalum(v) ethoxide Chemical compound [Ta+5].CC[O-].CC[O-].CC[O-].CC[O-].CC[O-] HSXKFDGTKKAEHL-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract 1
- 230000003292 diminished effect Effects 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 description 14
- 239000010936 titanium Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004408 titanium dioxide Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 239000006200 vaporizer Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 101150030807 PELP1 gene Proteins 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- AZCUJQOIQYJWQJ-UHFFFAOYSA-N oxygen(2-) titanium(4+) trihydrate Chemical compound [O-2].[O-2].[Ti+4].O.O.O AZCUJQOIQYJWQJ-UHFFFAOYSA-N 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】キャパシターの誘電体膜として五酸化タンタル
膜を使用する半導体メモリ装置を提供する。 【構成】第１電極上にシリコンでドープされた五酸化タ
ンタル膜からなる誘電体膜及び前記誘電体膜上に形成さ
れた第２電極を具備する。 【効果】これにより、五酸化タンタル膜の内部にドープ
されたシリコンによって従来の純粋な五酸化タンタル膜
に比べ誘電率は些か減少するが、漏洩電流が減少し電界
に対する破壊耐電圧が増加するので、電気的特性及び信
頼性の優れた誘電体膜が提供できる。
膜を使用する半導体メモリ装置を提供する。 【構成】第１電極上にシリコンでドープされた五酸化タ
ンタル膜からなる誘電体膜及び前記誘電体膜上に形成さ
れた第２電極を具備する。 【効果】これにより、五酸化タンタル膜の内部にドープ
されたシリコンによって従来の純粋な五酸化タンタル膜
に比べ誘電率は些か減少するが、漏洩電流が減少し電界
に対する破壊耐電圧が増加するので、電気的特性及び信
頼性の優れた誘電体膜が提供できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置及びそ
の製造方法に係り、特にキャパシターの誘電体膜に五酸
化タンタル膜を使用する半導体メモリ装置及びその製造
方法に関する。
の製造方法に係り、特にキャパシターの誘電体膜に五酸
化タンタル膜を使用する半導体メモリ装置及びその製造
方法に関する。
【０００２】
【従来の技術】最近、半導体製造技術の発達とメモリ素
子の応用分野が拡張されるにつれ大容量のメモリ素子の
開発が進展されているが、特に一つのメモリセル（cel
l）を一つのキャパシターと一つのトランジスタで構成
することにより高集積化に有利なＤＲＡＭ（Dynamic Ra
ndom Access Memory）の著しい発展が成ってきた。この
ＤＲＡＭの発展は３年の間に４倍の高集積化を達成した
が、現在ＤＲＡＭの集積度は４Ｍｂ ＤＲＡＭが量産段
階に入り、１６Ｍｂは量産に向かって速い速度で開発進
行中であり、６４Ｍｂ及び２５６Ｍｂは開発のための研
究が活発に進行されている。
子の応用分野が拡張されるにつれ大容量のメモリ素子の
開発が進展されているが、特に一つのメモリセル（cel
l）を一つのキャパシターと一つのトランジスタで構成
することにより高集積化に有利なＤＲＡＭ（Dynamic Ra
ndom Access Memory）の著しい発展が成ってきた。この
ＤＲＡＭの発展は３年の間に４倍の高集積化を達成した
が、現在ＤＲＡＭの集積度は４Ｍｂ ＤＲＡＭが量産段
階に入り、１６Ｍｂは量産に向かって速い速度で開発進
行中であり、６４Ｍｂ及び２５６Ｍｂは開発のための研
究が活発に進行されている。
【０００３】このような半導体メモリ装置は情報に読み
出しと貯蔵のために大きい静電容量を持つべきにもかか
わらず、次世代のメモリセルが以前の大きさの１／３に
縮めるために集積度が４倍増加する際有効チップ面積は
４０％の増加に止まる。そのため、既存のキャパシター
の構造では限定された面積内で十分に大きいセルキャパ
シタンスが確保できない。従って、小さい面積内でより
大きいキャパシタンスを得るための方法の研究が要求さ
れたが、この方法は一般に次の三通りに分かれる。即
ち、第１は誘電体膜の厚さの減少、第２はキャパシター
の有効面積増加、第３は誘電定数の大きい物質の使用で
ある。
出しと貯蔵のために大きい静電容量を持つべきにもかか
わらず、次世代のメモリセルが以前の大きさの１／３に
縮めるために集積度が４倍増加する際有効チップ面積は
４０％の増加に止まる。そのため、既存のキャパシター
の構造では限定された面積内で十分に大きいセルキャパ
シタンスが確保できない。従って、小さい面積内でより
大きいキャパシタンスを得るための方法の研究が要求さ
れたが、この方法は一般に次の三通りに分かれる。即
ち、第１は誘電体膜の厚さの減少、第２はキャパシター
の有効面積増加、第３は誘電定数の大きい物質の使用で
ある。
【０００４】この中で第３の場合が、メモリ素子の集積
度が増加することに従い大きい誘電容量を確保するため
に高誘電物質や強誘電物質をキャパシターの誘電体膜に
用いる。このような高誘電物質では五酸化タンタルＴａ
2Ｏ5、酸化イットリウムＹ2Ｏ3 、二酸化ハフニウムＨ
ｆＯ2 等の様々な酸化物が報告されてきたが、誘電定数
と材料自体の熱力学的安定性等から五酸化タンタルが現
在一番有望な材料で報告されている。
度が増加することに従い大きい誘電容量を確保するため
に高誘電物質や強誘電物質をキャパシターの誘電体膜に
用いる。このような高誘電物質では五酸化タンタルＴａ
2Ｏ5、酸化イットリウムＹ2Ｏ3 、二酸化ハフニウムＨ
ｆＯ2 等の様々な酸化物が報告されてきたが、誘電定数
と材料自体の熱力学的安定性等から五酸化タンタルが現
在一番有望な材料で報告されている。
【０００５】前記五酸化タンタルＴａ2 Ｏ5 は薄膜でも
２２〜２５位の誘電率を表し、化学気相蒸着（Chemical
Vapor Deposition:ＣＶＤ）法による塗布も可能であ
る。ＣＶＤ成膜法では低圧化学気相蒸着（Low Pressure
Chemical Vapor Deposition:ＬＰＣＶＤ）法、プラズ
マ化学気相蒸着（Plasma Enhanced ChemicaL Vapor De
position：ＰＥＣＶＤ）法、光化学気相蒸着Ｐｈｏｔｏ
−ＣＶＤ法等の様々な方法が提案されている。その中で
前記ＰＥＣＶＤ法により形成された五酸化タンタル薄膜
は、イオン衝撃（ion bombardment ）により膜が緻密
で、炭素を全然含まない膜が得られるので、前記ＬＰＣ
ＶＤ法により形成された五酸化タンタル薄膜より電気的
特性が優れる。反面、前記ＬＰＣＶＤ法により形成され
た五酸化タンタル薄膜は漏洩電流が大きく、破壊耐電圧
が小さいという短所を有する。しかしながら、このよう
な短所を有するにもかかわらず低温形成、優秀な段差被
覆力、量産性のために高いアスペクト比（aspect rati
o）を有する３次元メモリセル構造に対する適用が広く
成される。しかしながら、前述した短所により前記ＬＰ
ＣＶＤ法による五酸化タンタルを現在の製品に適用する
には問題点がある。
２２〜２５位の誘電率を表し、化学気相蒸着（Chemical
Vapor Deposition:ＣＶＤ）法による塗布も可能であ
る。ＣＶＤ成膜法では低圧化学気相蒸着（Low Pressure
Chemical Vapor Deposition:ＬＰＣＶＤ）法、プラズ
マ化学気相蒸着（Plasma Enhanced ChemicaL Vapor De
position：ＰＥＣＶＤ）法、光化学気相蒸着Ｐｈｏｔｏ
−ＣＶＤ法等の様々な方法が提案されている。その中で
前記ＰＥＣＶＤ法により形成された五酸化タンタル薄膜
は、イオン衝撃（ion bombardment ）により膜が緻密
で、炭素を全然含まない膜が得られるので、前記ＬＰＣ
ＶＤ法により形成された五酸化タンタル薄膜より電気的
特性が優れる。反面、前記ＬＰＣＶＤ法により形成され
た五酸化タンタル薄膜は漏洩電流が大きく、破壊耐電圧
が小さいという短所を有する。しかしながら、このよう
な短所を有するにもかかわらず低温形成、優秀な段差被
覆力、量産性のために高いアスペクト比（aspect rati
o）を有する３次元メモリセル構造に対する適用が広く
成される。しかしながら、前述した短所により前記ＬＰ
ＣＶＤ法による五酸化タンタルを現在の製品に適用する
には問題点がある。
【０００６】従って、前記のような問題点を解決するた
めにソニー社では米国特許第４，７３４，３４０号に一
通りの技術を開示したが、前記五酸化タンタル薄膜にチ
タニウムＴｉ又は二酸化チタニウムＴｉＯ2 をドーピン
グして電気的特性を改善しようとした。即ち、前記特許
ではタンタルＴａの原料とチタニウムＴｉの原料が同時
に供給できる設備を製作し前記チタニウムとタンタルを
同時に蒸着することによりチタニウムのドープされた五
酸化タンタル膜を形成した。この際、前記タンタルの原
料にタンタルペンタエトキシドＴａ（ＯＣ2 Ｈ5)5 を使
用し、チタニウムの原料にチタニウムテトラアイソプロ
クサイドＴｉ（ｉｓｏ−ＯＣ3 Ｈ7)4 を使用した。前記
特許では五酸化タンタル膜にチタニウムをドーピングさ
せることにより前記膜の電気的特性を改善したが、タン
タルの量を基準として前記チタニウムが１．８ｗｔ％添
加された時その改善効果が一番優れる。前記チタニウム
をドーピングする場合漏洩電流は１ＭＶ／ｃｍの電界で
約５×Ｅ-9Ａ／ｃｍ2 で非常に優れ、電極依存性なく常
に優秀な特性を示した。
めにソニー社では米国特許第４，７３４，３４０号に一
通りの技術を開示したが、前記五酸化タンタル薄膜にチ
タニウムＴｉ又は二酸化チタニウムＴｉＯ2 をドーピン
グして電気的特性を改善しようとした。即ち、前記特許
ではタンタルＴａの原料とチタニウムＴｉの原料が同時
に供給できる設備を製作し前記チタニウムとタンタルを
同時に蒸着することによりチタニウムのドープされた五
酸化タンタル膜を形成した。この際、前記タンタルの原
料にタンタルペンタエトキシドＴａ（ＯＣ2 Ｈ5)5 を使
用し、チタニウムの原料にチタニウムテトラアイソプロ
クサイドＴｉ（ｉｓｏ−ＯＣ3 Ｈ7)4 を使用した。前記
特許では五酸化タンタル膜にチタニウムをドーピングさ
せることにより前記膜の電気的特性を改善したが、タン
タルの量を基準として前記チタニウムが１．８ｗｔ％添
加された時その改善効果が一番優れる。前記チタニウム
をドーピングする場合漏洩電流は１ＭＶ／ｃｍの電界で
約５×Ｅ-9Ａ／ｃｍ2 で非常に優れ、電極依存性なく常
に優秀な特性を示した。
【０００７】しかしながら、前記特許に提示された方法
を適用するには既存の設備でチタニウムを供給するため
の供給装置を新たに追加すべきであり、タンタルの量を
基準として１．５〜２．５ｗｔ％のチタニウム濃度を調
節することが非常に難しい。又、一般的な化学蒸着法で
は成分の数が多くなるほど工程が難しくなる。又、前記
二酸化チタニウム膜は膜の形成の際に容易に柱状（colu
mnar）構造を形成するので、もし前記五酸化タンタル膜
内に二酸化チタニウムが集まって凝集する場合前記二酸
化チタニウムの柱状構造に従い漏洩電流が増加する等の
問題点をもたらし電気的特性を却って劣化させ得る。
を適用するには既存の設備でチタニウムを供給するため
の供給装置を新たに追加すべきであり、タンタルの量を
基準として１．５〜２．５ｗｔ％のチタニウム濃度を調
節することが非常に難しい。又、一般的な化学蒸着法で
は成分の数が多くなるほど工程が難しくなる。又、前記
二酸化チタニウム膜は膜の形成の際に容易に柱状（colu
mnar）構造を形成するので、もし前記五酸化タンタル膜
内に二酸化チタニウムが集まって凝集する場合前記二酸
化チタニウムの柱状構造に従い漏洩電流が増加する等の
問題点をもたらし電気的特性を却って劣化させ得る。
【０００８】
【発明が解決しようとする課題】本発明の目的は前述し
た従来の技術の問題点を解決するために五酸化タンタル
薄膜内の漏洩電流を減少させ得る添加物のドープされた
五酸化タンタル膜を具備するキャパシターを提供するこ
とである。
た従来の技術の問題点を解決するために五酸化タンタル
薄膜内の漏洩電流を減少させ得る添加物のドープされた
五酸化タンタル膜を具備するキャパシターを提供するこ
とである。
【０００９】本発明の他の目的は前記漏洩電流を減少さ
せ得る添加物のドープされた五酸化タンタル膜を具備す
るキャパシターを効率的に製造できる製造方法を提供す
ることである。
せ得る添加物のドープされた五酸化タンタル膜を具備す
るキャパシターを効率的に製造できる製造方法を提供す
ることである。
【００１０】本発明の又他の目的は別の追加装備なく前
記キャパシターを製造できる製造方法を提供することで
ある。
記キャパシターを製造できる製造方法を提供することで
ある。
【００１１】
【課題を解決するための手段】本発明の前記課題を解決
するために、半導体基板上に形成されている第１電極上
に、シリコンのドープされた五酸化タンタル膜からなる
誘電体膜が形成され、前記誘電体膜上に第２電極が形成
されてなることを特徴とするキャパシターを有する半導
体メモリ装置が提供される。
するために、半導体基板上に形成されている第１電極上
に、シリコンのドープされた五酸化タンタル膜からなる
誘電体膜が形成され、前記誘電体膜上に第２電極が形成
されてなることを特徴とするキャパシターを有する半導
体メモリ装置が提供される。
【００１２】又、本発明の前記他の目的及び又他の目的
を達成するために、半導体基板上に第１電極を形成する
段階と、五酸化タンタル膜にシリコンをドーピングする
工程を通じて成る誘電体膜を前記第１電極上に形成する
段階と、前記誘電体膜上に第２電極を形成する段階を具
備してなることを特徴とするキャパシターを有する半導
体メモリ装置の製造方法が提供される。
を達成するために、半導体基板上に第１電極を形成する
段階と、五酸化タンタル膜にシリコンをドーピングする
工程を通じて成る誘電体膜を前記第１電極上に形成する
段階と、前記誘電体膜上に第２電極を形成する段階を具
備してなることを特徴とするキャパシターを有する半導
体メモリ装置の製造方法が提供される。
【００１３】
【作用】前記キャパシターの誘電体膜に使用される五酸
化タンタル膜内にドープされたシリコンはシリコン原子
又はシリコン酸化物状態で存在し、前記シリコンがドー
ピングされることにより誘電体膜の漏洩電流が減少し破
壊耐電圧が増加する。
化タンタル膜内にドープされたシリコンはシリコン原子
又はシリコン酸化物状態で存在し、前記シリコンがドー
ピングされることにより誘電体膜の漏洩電流が減少し破
壊耐電圧が増加する。
【００１４】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。図１及び図２は本発明によるシリコンのドー
プされた五酸化タンタル膜を具備したキャパシターの製
造方法の一実施例を説明するための断面図である。
説明する。図１及び図２は本発明によるシリコンのドー
プされた五酸化タンタル膜を具備したキャパシターの製
造方法の一実施例を説明するための断面図である。
【００１５】図１は第１導電層１３の形成段階を示した
もので、半導体基板１０上にキャパシターの第１電極と
して使用される第１導電層１３、例えば不純物のドープ
された多結晶シリコン層を形成する。この際、前記第１
導電層としては前記不純物のドープされた多結晶シリコ
ン以外にシリコン系の導電層、即ちシリコンを含んだ導
電層ならどんな物質でも可能である。
もので、半導体基板１０上にキャパシターの第１電極と
して使用される第１導電層１３、例えば不純物のドープ
された多結晶シリコン層を形成する。この際、前記第１
導電層としては前記不純物のドープされた多結晶シリコ
ン以外にシリコン系の導電層、即ちシリコンを含んだ導
電層ならどんな物質でも可能である。
【００１６】図２は誘電体膜１５の形成段階を示したも
ので、前記シリコン系の第１導電層１３の上に五酸化タ
ンタル膜を形成する。ここで、前記五酸化タンタル膜は
４１０℃以下の低温で低圧化学気相蒸着ＬＰＣＶＤ法を
利用して多孔質（porous）の膜に形成する。次いで、熱
処理工程を実施し前記シリコン系第１導電層１３のシリ
コンを前記多孔質の五酸化タンタル膜内に拡散させるこ
とによりシリコンのドープされた五酸化タンタル膜１５
即ち、誘電体膜を形成する。この際、前記シリコンが五
酸化タンタル膜内にドープされるので些かの誘電率の減
少はあるが、漏洩電流及び破壊耐電圧が著しく改善され
る効果が得られる。ここで、前記シリコンのドーピング
は、シリコン原料とタンタル原料を同時に注入する方
法、五酸化タンタルとシリコン酸化膜を薄膜状態に交
代に蒸着した後、熱処理を通じて相互拡散させる方法に
より達成され得る。この際、前記シリコン酸化膜の１回
の蒸着厚さは、続く熱処理工程でシリコン酸化膜内のシ
リコン原子が五酸化タンタル膜内に十分に拡散できるよ
う２０Å以下にするのが望ましい。上の二通りの方法以
外に他の方法でも可能である。ここで、前記シリコン原
料ではテオス（ＴＥＯＳ：テトラエチルオルトシリケー
ト(Tetra-Ethyl-Ortho-Silicate), 分子式はＳｉ（ＯＣ
2 Ｈ5)4 で表される）を、前記タンタル原料ではタンタ
ルペンタエトキシドＴａ（ＯＣ2 Ｈ5)5 をそれぞれ使用
する。又、前記多孔質の五酸化タンタル膜の形成の後実
施する熱処理工程は、酸素雰囲気、窒素雰囲気、１００
〜１，０００ｍＴｏｒｒの真空雰囲気、又は任意の順序
でこれらを組合した雰囲気下で６５０℃〜１，０００℃
の間の高温で実施することが望ましい。この際、前記シ
リコン原子は前記多孔質の五酸化タンタル膜内に拡散さ
れながら前記五酸化タンタル膜の中のタンタル原子と置
き換えられるが、その置き換えられる量は前記タンタル
原子の全体量の３〜３０ｗｔ％になる。
ので、前記シリコン系の第１導電層１３の上に五酸化タ
ンタル膜を形成する。ここで、前記五酸化タンタル膜は
４１０℃以下の低温で低圧化学気相蒸着ＬＰＣＶＤ法を
利用して多孔質（porous）の膜に形成する。次いで、熱
処理工程を実施し前記シリコン系第１導電層１３のシリ
コンを前記多孔質の五酸化タンタル膜内に拡散させるこ
とによりシリコンのドープされた五酸化タンタル膜１５
即ち、誘電体膜を形成する。この際、前記シリコンが五
酸化タンタル膜内にドープされるので些かの誘電率の減
少はあるが、漏洩電流及び破壊耐電圧が著しく改善され
る効果が得られる。ここで、前記シリコンのドーピング
は、シリコン原料とタンタル原料を同時に注入する方
法、五酸化タンタルとシリコン酸化膜を薄膜状態に交
代に蒸着した後、熱処理を通じて相互拡散させる方法に
より達成され得る。この際、前記シリコン酸化膜の１回
の蒸着厚さは、続く熱処理工程でシリコン酸化膜内のシ
リコン原子が五酸化タンタル膜内に十分に拡散できるよ
う２０Å以下にするのが望ましい。上の二通りの方法以
外に他の方法でも可能である。ここで、前記シリコン原
料ではテオス（ＴＥＯＳ：テトラエチルオルトシリケー
ト(Tetra-Ethyl-Ortho-Silicate), 分子式はＳｉ（ＯＣ
2 Ｈ5)4 で表される）を、前記タンタル原料ではタンタ
ルペンタエトキシドＴａ（ＯＣ2 Ｈ5)5 をそれぞれ使用
する。又、前記多孔質の五酸化タンタル膜の形成の後実
施する熱処理工程は、酸素雰囲気、窒素雰囲気、１００
〜１，０００ｍＴｏｒｒの真空雰囲気、又は任意の順序
でこれらを組合した雰囲気下で６５０℃〜１，０００℃
の間の高温で実施することが望ましい。この際、前記シ
リコン原子は前記多孔質の五酸化タンタル膜内に拡散さ
れながら前記五酸化タンタル膜の中のタンタル原子と置
き換えられるが、その置き換えられる量は前記タンタル
原子の全体量の３〜３０ｗｔ％になる。
【００１７】ここで、前記テオスは酸化膜ＳｉＯ2 を形
成する時原料物質で一番広く使われる物質の中の一つで
あり、前記ＳｉＯ2 形成の際テオスからＳｉが取り外さ
れるか、ＳｉＯ2+或いはＳｉＯ2 が取り外されるかは確
かでないが、全て可能だということのみ知られている。
又、前記五酸化タンタルの沈積の際に、前記タンタルペ
ンタエトキシドＴａ（ＯＣ2Ｈ5)5 と酸素Ｏ2を流し沈積
を助長するが、前記タンタルペンタエトキシドからタン
タルＴａ、酸化タンタルＴａＯ、或いはＴａ2Ｏ等が出
られるが、一般的に前記タンタルペンタエトキシドはタ
ンタルのソース（source）で、酸素は酸化剤（oxidant
）であると知られている。従って、前記テオスをシリ
コンのソースであると名付ける。一般的に、五酸化タン
タル膜の製造工程が酸素ガスを酸化剤で供給する工程で
あるのでテオスだけ供給すれば容易にＳｉＯ2 が得られ
る。ここで、前記五酸化タンタル膜内のシリコンは理論
上ＳｉＯ2 の形態で存するが、先に述べたように前記テ
オスからシリコンも取り外され得ると知られているから
前記五酸化タンタル膜内に存するシリコンはＳｉＯ2の
状態、即ちシリコン酸化物状態のみならず、純粋なシリ
コン原子状態でも存在することができる。
成する時原料物質で一番広く使われる物質の中の一つで
あり、前記ＳｉＯ2 形成の際テオスからＳｉが取り外さ
れるか、ＳｉＯ2+或いはＳｉＯ2 が取り外されるかは確
かでないが、全て可能だということのみ知られている。
又、前記五酸化タンタルの沈積の際に、前記タンタルペ
ンタエトキシドＴａ（ＯＣ2Ｈ5)5 と酸素Ｏ2を流し沈積
を助長するが、前記タンタルペンタエトキシドからタン
タルＴａ、酸化タンタルＴａＯ、或いはＴａ2Ｏ等が出
られるが、一般的に前記タンタルペンタエトキシドはタ
ンタルのソース（source）で、酸素は酸化剤（oxidant
）であると知られている。従って、前記テオスをシリ
コンのソースであると名付ける。一般的に、五酸化タン
タル膜の製造工程が酸素ガスを酸化剤で供給する工程で
あるのでテオスだけ供給すれば容易にＳｉＯ2 が得られ
る。ここで、前記五酸化タンタル膜内のシリコンは理論
上ＳｉＯ2 の形態で存するが、先に述べたように前記テ
オスからシリコンも取り外され得ると知られているから
前記五酸化タンタル膜内に存するシリコンはＳｉＯ2の
状態、即ちシリコン酸化物状態のみならず、純粋なシリ
コン原子状態でも存在することができる。
【００１８】前記シリコンのドーピング方法の中にシ
リコン原料とタンタル原料を同時に注入する方法を見れ
ば、前記シリコン原料のテオスとタンタル原料のタンタ
ルペンタエトキシド、酸化体の酸素を同時に流せば、シ
リコンのドープされた五酸化タンタル膜を共同沈積(co-
deposition) 過程を通じて形成できる。しかしながら、
実際ＬＰＣＶＤ法によっては前記二通りの原料を同時に
流しても共同沈積は起こらない。先ず、テオスと酸素に
よる酸化膜ＳｉＯ2 の沈積は６００〜８５０℃範囲の温
度で生じ、タンタルペンタエトキシドと酸素による五酸
化タンタル膜の沈積は３００〜６００℃範囲の温度で生
ずるので前記酸化膜と五酸化タンタル膜が同時に形成さ
れる６００℃付近で共同沈積を図るべきである。しかし
ながら、前記６００℃付近では前記五酸化タンタル膜の
沈積率(deposition rate）が余り速くて薄膜を製造する
ことはほぼ不可能である。従って、実際にこれを実現す
るためには４００℃付近でプラズマ雰囲気で、テオス、
タンタルペンタエトキシド及び酸素の組合を利用したＰ
ＥＣＶＤ法を利用して沈積すべきである。
リコン原料とタンタル原料を同時に注入する方法を見れ
ば、前記シリコン原料のテオスとタンタル原料のタンタ
ルペンタエトキシド、酸化体の酸素を同時に流せば、シ
リコンのドープされた五酸化タンタル膜を共同沈積(co-
deposition) 過程を通じて形成できる。しかしながら、
実際ＬＰＣＶＤ法によっては前記二通りの原料を同時に
流しても共同沈積は起こらない。先ず、テオスと酸素に
よる酸化膜ＳｉＯ2 の沈積は６００〜８５０℃範囲の温
度で生じ、タンタルペンタエトキシドと酸素による五酸
化タンタル膜の沈積は３００〜６００℃範囲の温度で生
ずるので前記酸化膜と五酸化タンタル膜が同時に形成さ
れる６００℃付近で共同沈積を図るべきである。しかし
ながら、前記６００℃付近では前記五酸化タンタル膜の
沈積率(deposition rate）が余り速くて薄膜を製造する
ことはほぼ不可能である。従って、実際にこれを実現す
るためには４００℃付近でプラズマ雰囲気で、テオス、
タンタルペンタエトキシド及び酸素の組合を利用したＰ
ＥＣＶＤ法を利用して沈積すべきである。
【００１９】続く後続工程で前記誘電体膜１５の上にキ
ャパシターの第２電極に使用される導電層（図示せず）
を形成することによりキャパシターを完成する。
ャパシターの第２電極に使用される導電層（図示せず）
を形成することによりキャパシターを完成する。
【００２０】図３は本発明で使用された蒸着装置の概略
図である。タンタルの原料物質であるタンタルペンタエ
トキシドはタンクＢに入れられ、このタンタル原料は８
ｐｓｉ（０．５６Ｋｇ／ｃｍ2 ）圧力の窒素により蒸発
装置(vaporizer：Ｃ）に押し出され前記蒸発装置Ｃに共
に入った蒸発装置窒素２０と共に蒸気に変わった後反応
管Ａに導入される。この際、前記タンタル原料及び蒸発
装置窒素が前記反応管Ａに導入される途中、凝縮が起こ
ることを防ぐために希釈用窒素２５が混ぜられ導入され
る。前記蒸気に変わったタンタル原料と混ぜられタンタ
ル原料を凝縮させないようにする前記窒素２０、２５
は、予め第１ヒーターＨ１で１５０℃位で予熱された後
供給される。前記反応管Ａに導入された蒸気は別に導入
された酸素Ｏ2 と共に、第２ヒーターＨ２により３５０
〜４９０℃で加熱されるサセプターＤの上に置かれたウ
ェハー３０の表面に蒸着される。前記蒸着工程の後、残
存未反応物質と反応副産物は排出口３５を経て真空ポン
プＥにより排気され、前記反応管Ａは前記真空ポンプＥ
により４００〜６００ｍＴｏｒｒに圧力が調節される。
本発明の実施例では４００ｍＴｏｒｒで実験を行った。
図である。タンタルの原料物質であるタンタルペンタエ
トキシドはタンクＢに入れられ、このタンタル原料は８
ｐｓｉ（０．５６Ｋｇ／ｃｍ2 ）圧力の窒素により蒸発
装置(vaporizer：Ｃ）に押し出され前記蒸発装置Ｃに共
に入った蒸発装置窒素２０と共に蒸気に変わった後反応
管Ａに導入される。この際、前記タンタル原料及び蒸発
装置窒素が前記反応管Ａに導入される途中、凝縮が起こ
ることを防ぐために希釈用窒素２５が混ぜられ導入され
る。前記蒸気に変わったタンタル原料と混ぜられタンタ
ル原料を凝縮させないようにする前記窒素２０、２５
は、予め第１ヒーターＨ１で１５０℃位で予熱された後
供給される。前記反応管Ａに導入された蒸気は別に導入
された酸素Ｏ2 と共に、第２ヒーターＨ２により３５０
〜４９０℃で加熱されるサセプターＤの上に置かれたウ
ェハー３０の表面に蒸着される。前記蒸着工程の後、残
存未反応物質と反応副産物は排出口３５を経て真空ポン
プＥにより排気され、前記反応管Ａは前記真空ポンプＥ
により４００〜６００ｍＴｏｒｒに圧力が調節される。
本発明の実施例では４００ｍＴｏｒｒで実験を行った。
【００２１】図４は本発明による五酸化タンタル膜の蒸
着速度Å／分の対数値Ｌｎと温度の逆数との関係を示す
グラフであり、温度による蒸着速度を観察し、アレニウ
ス(Arrhenius) 関係式による値を示した。示した通り、
４１０℃付近で蒸着速度が蒸着工程の活性化エネルギー
Ｑに比例して、傾きが急激に変化することが見られる。
高温では蒸着工程が活性化エネルギーが２５．３Ｋｃａ
ｌ／ｍｏｌである基（radical ）の表面反応（surface
reaction）により支配され、低温では活性化エネルギー
が３．４１Ｋｃａｌ／ｍｏｌである他のメカニズムによ
り膜の蒸着が支配される。ここで、前記アレニウス関係
式は次の式（１）と同様であり、これは一般的に熱によ
り活性化される工程（例えば、拡散、化学反応等）にお
いて温度により加速された反応速度を示す数式である。
着速度Å／分の対数値Ｌｎと温度の逆数との関係を示す
グラフであり、温度による蒸着速度を観察し、アレニウ
ス(Arrhenius) 関係式による値を示した。示した通り、
４１０℃付近で蒸着速度が蒸着工程の活性化エネルギー
Ｑに比例して、傾きが急激に変化することが見られる。
高温では蒸着工程が活性化エネルギーが２５．３Ｋｃａ
ｌ／ｍｏｌである基（radical ）の表面反応（surface
reaction）により支配され、低温では活性化エネルギー
が３．４１Ｋｃａｌ／ｍｏｌである他のメカニズムによ
り膜の蒸着が支配される。ここで、前記アレニウス関係
式は次の式（１）と同様であり、これは一般的に熱によ
り活性化される工程（例えば、拡散、化学反応等）にお
いて温度により加速された反応速度を示す数式である。
【００２２】 Ｋ＝Ｋ0 ｅｘｐ（−Ｑ／ＲＴ） …（１） Ｋ：反応速度（拡散速度、反応速度、蒸着速度…） Ｋ0 ：定数（無限大の高温での反応速度） Ｑ：活性化エネルギー Ｔ：絶対温度Ｋ Ｒ：気体定数（8.3144 J/mole ′K ：定数）
【００２３】前記式（１）を再び解いて書けば、 ＬｎＫ＝ＬｎＫ0 −（Ｑ／Ｒ）（１／Ｔ） …（２）
【００２４】即ち、前記式（２）で分かるように前記Ｌ
ｎＫと１／Ｔは互いに１次式で表現できる関係であり、
前記式の傾きは活性化エネルギーに比例する。蒸着速度
と１／Ｔをプロットした時直線性を満足するならその区
間で速度を支配する段階(step)は一つしかなく、その段
階の活性化エネルギーはその傾きとなる。前記図４を参
照すれば、４１０℃以上及び以下で直線性を満足する
（但し、４１０℃で折られる）。即ち、４１０℃以下に
一つの速度支配段階(rate controlling step) があり、
４１０℃以上に他の速度支配段階があると説明され得
る。
ｎＫと１／Ｔは互いに１次式で表現できる関係であり、
前記式の傾きは活性化エネルギーに比例する。蒸着速度
と１／Ｔをプロットした時直線性を満足するならその区
間で速度を支配する段階(step)は一つしかなく、その段
階の活性化エネルギーはその傾きとなる。前記図４を参
照すれば、４１０℃以上及び以下で直線性を満足する
（但し、４１０℃で折られる）。即ち、４１０℃以下に
一つの速度支配段階(rate controlling step) があり、
４１０℃以上に他の速度支配段階があると説明され得
る。
【００２５】図５は本発明による熱処理前後の蒸着温度
と五酸化タンタル膜の厚さ変化との関係を示したグラフ
であり８００℃酸素雰囲気での熱処理前後にエリプソメ
ーター（ellipsometer）で測定した五酸化タンタル膜の
厚さを示した。前記五酸化タンタル膜の蒸着温度が低い
ほど、熱処理の後膜の厚さが多く収縮されている。この
ように、前記五酸化タンタル膜の測定された厚さは図６
に示した透過電子顕微鏡（Transmission Electron Micr
oscope: 以下ＴＥＭという）の金属組織写真でも見られ
るように実際に縮められることが分かる。
と五酸化タンタル膜の厚さ変化との関係を示したグラフ
であり８００℃酸素雰囲気での熱処理前後にエリプソメ
ーター（ellipsometer）で測定した五酸化タンタル膜の
厚さを示した。前記五酸化タンタル膜の蒸着温度が低い
ほど、熱処理の後膜の厚さが多く収縮されている。この
ように、前記五酸化タンタル膜の測定された厚さは図６
に示した透過電子顕微鏡（Transmission Electron Micr
oscope: 以下ＴＥＭという）の金属組織写真でも見られ
るように実際に縮められることが分かる。
【００２６】図７は本発明による五酸化タンタル膜の蒸
着温度と屈折率との関係を示したグラフである。屈折率
は膜の密度に比例し、低温蒸着された五酸化タンタル膜
が熱処理の前は一層低い値の屈折率を有するが、熱処理
の後には（８００℃、３０分、酸素雰囲気）膜の屈折率
が膜の蒸着温度に関係なくほぼ一定になる。それで、低
温では高温の場合とは異なる膜形成のメカニズムによ
り、緻密でない五酸化タンタル膜が蒸着されてから熱処
理により膜の密度が増加することが分かる。
着温度と屈折率との関係を示したグラフである。屈折率
は膜の密度に比例し、低温蒸着された五酸化タンタル膜
が熱処理の前は一層低い値の屈折率を有するが、熱処理
の後には（８００℃、３０分、酸素雰囲気）膜の屈折率
が膜の蒸着温度に関係なくほぼ一定になる。それで、低
温では高温の場合とは異なる膜形成のメカニズムによ
り、緻密でない五酸化タンタル膜が蒸着されてから熱処
理により膜の密度が増加することが分かる。
【００２７】図８は各々異なる蒸着温度で蒸着した五酸
化タンタル膜を酸素雰囲気下で熱処理した後キャパシタ
ーを形成した時漏洩電流と印加電界との関係を示したグ
ラフである。示した通り、４３０℃以上で蒸着された膜
ではほぼ一定した漏洩電流を有しているが、４１０℃以
下の低温蒸着膜曲線Ｃでは漏洩電流が低くなるが破壊耐
電圧が増加する。ここで大事な点は、今まで五酸化タン
タルを具備した全てのキャパシターが正の電圧を加えた
時は動作電圧で漏洩電流が大きい。特に漏洩電流が急に
増加し始める“跳躍ポイント”（take-off point）が現
在使用中の電界より小さい値なので、使用する電界領域
で些かの変化があっても漏洩電流が大きく変わるように
なり膜の信頼性が確保できなかった。従って、前記図８
に示したように、３５０℃蒸着膜の場合跳躍ポイントが
相当向上されることにより膜の信頼性を大いに改善させ
ることが分かる。
化タンタル膜を酸素雰囲気下で熱処理した後キャパシタ
ーを形成した時漏洩電流と印加電界との関係を示したグ
ラフである。示した通り、４３０℃以上で蒸着された膜
ではほぼ一定した漏洩電流を有しているが、４１０℃以
下の低温蒸着膜曲線Ｃでは漏洩電流が低くなるが破壊耐
電圧が増加する。ここで大事な点は、今まで五酸化タン
タルを具備した全てのキャパシターが正の電圧を加えた
時は動作電圧で漏洩電流が大きい。特に漏洩電流が急に
増加し始める“跳躍ポイント”（take-off point）が現
在使用中の電界より小さい値なので、使用する電界領域
で些かの変化があっても漏洩電流が大きく変わるように
なり膜の信頼性が確保できなかった。従って、前記図８
に示したように、３５０℃蒸着膜の場合跳躍ポイントが
相当向上されることにより膜の信頼性を大いに改善させ
ることが分かる。
【００２８】図９は各温度で１７０Åの五酸化タンタル
膜を蒸着した後酸素雰囲気の熱処理を経て作ったキャパ
シターの酸化膜の有効厚さの減少を示したグラフであ
る。
膜を蒸着した後酸素雰囲気の熱処理を経て作ったキャパ
シターの酸化膜の有効厚さの減少を示したグラフであ
る。
【００２９】前記図５及び図６で示したように、低温蒸
着膜の場合熱処理を経れば膜の厚さは減少し、下部電極
（前記図６に示したＴＥＭ写真の中、下部の黒色の部
分）と五酸化タンタル膜（第１誘電膜で前記図６に示し
たＴＥＭ写真の中、上部の黒色の部分）との間に存する
誘電率の低い中間酸化膜（前記図６に示したＴＥＭ写真
の中、中間の白色の部分）の厚さは蒸着温度に関係なく
一定する。にもかかわらず前記図９のグラフで示した通
り、前記低温蒸着膜の有効厚さが更に大きく現れている
ので、低温蒸着により他の膜が蒸着されたことが分か
る。
着膜の場合熱処理を経れば膜の厚さは減少し、下部電極
（前記図６に示したＴＥＭ写真の中、下部の黒色の部
分）と五酸化タンタル膜（第１誘電膜で前記図６に示し
たＴＥＭ写真の中、上部の黒色の部分）との間に存する
誘電率の低い中間酸化膜（前記図６に示したＴＥＭ写真
の中、中間の白色の部分）の厚さは蒸着温度に関係なく
一定する。にもかかわらず前記図９のグラフで示した通
り、前記低温蒸着膜の有効厚さが更に大きく現れている
ので、低温蒸着により他の膜が蒸着されたことが分か
る。
【００３０】表１は高温及び低温で蒸着した五酸化タン
タル膜の酸素雰囲気の熱処理の前後に前記五酸化タンタ
ル膜内に存在するシリコン及び炭素の含量を示すもの
で、ＸＰＳ（X-ray photoelectron spectroscopy：Ｘ線
光電子分光器）を使用し測定された。
タル膜の酸素雰囲気の熱処理の前後に前記五酸化タンタ
ル膜内に存在するシリコン及び炭素の含量を示すもの
で、ＸＰＳ（X-ray photoelectron spectroscopy：Ｘ線
光電子分光器）を使用し測定された。
【００３１】
【表１】
【００３２】優れた電気的特性を示し低温蒸着の後熱処
理を経た膜の場合が炭素の含量が一番低く、シリコンの
含量は一番高かった。前記低温蒸着膜の電気的な特性が
優秀なことは膜内の炭素の含量が減った原因もあろう
が、原子価がタンタルより小さいシリコンが（タンタ
ル：５価、シリコン：４価）膜内に多く混入されること
により、膜内の漏洩電流の伝達体の役割をする酸素空孔
（結晶で酸素が占めるべき場が空いている格子点）の数
が減ったためであるといえる。前記表１で見たように、
熱処理前の炭素含量は各試片により大きい差がない。原
子価の小さい原子の混入により漏洩電流が減少すること
がソニー社の特許で確認され（タンタルに比べチタニウ
ムの原子価が小さくて前記チタニウムを五酸化タンタル
膜にドーピングして漏洩電流を低めようとする）、本発
明は前記タンタルの原子価より小さい原子価を有するシ
リコンを添加剤に用いることによりその効果を向上させ
ようとする。
理を経た膜の場合が炭素の含量が一番低く、シリコンの
含量は一番高かった。前記低温蒸着膜の電気的な特性が
優秀なことは膜内の炭素の含量が減った原因もあろう
が、原子価がタンタルより小さいシリコンが（タンタ
ル：５価、シリコン：４価）膜内に多く混入されること
により、膜内の漏洩電流の伝達体の役割をする酸素空孔
（結晶で酸素が占めるべき場が空いている格子点）の数
が減ったためであるといえる。前記表１で見たように、
熱処理前の炭素含量は各試片により大きい差がない。原
子価の小さい原子の混入により漏洩電流が減少すること
がソニー社の特許で確認され（タンタルに比べチタニウ
ムの原子価が小さくて前記チタニウムを五酸化タンタル
膜にドーピングして漏洩電流を低めようとする）、本発
明は前記タンタルの原子価より小さい原子価を有するシ
リコンを添加剤に用いることによりその効果を向上させ
ようとする。
【００３３】
【発明の効果】本発明による五酸化タンタル膜は低温で
形成した多孔質の膜であるため、酸素雰囲気で熱処理を
する間、下部電極（キャパシターの第１電極）に使用さ
れるシリコン系の導電物質のシリコン原子が前記多孔質
の五酸化タンタル膜内に容易に拡散され、膜が自然に五
酸化タンタルとシリコン酸化物の混合物となる。このよ
うな方法によりシリコンのドープされた五酸化タンタル
膜は、従来の純粋な五酸化タンタル膜に比べ誘電率は些
か減少するが、漏洩電流が減少し破壊耐電圧が増加する
ので、優れた電気的特性及び大幅向上された信頼性を持
つ誘電体膜が提供できる。
形成した多孔質の膜であるため、酸素雰囲気で熱処理を
する間、下部電極（キャパシターの第１電極）に使用さ
れるシリコン系の導電物質のシリコン原子が前記多孔質
の五酸化タンタル膜内に容易に拡散され、膜が自然に五
酸化タンタルとシリコン酸化物の混合物となる。このよ
うな方法によりシリコンのドープされた五酸化タンタル
膜は、従来の純粋な五酸化タンタル膜に比べ誘電率は些
か減少するが、漏洩電流が減少し破壊耐電圧が増加する
ので、優れた電気的特性及び大幅向上された信頼性を持
つ誘電体膜が提供できる。
【図１】 本発明による五酸化タンタル膜を備えた半導
体装置の断面図である。
体装置の断面図である。
【図２】 本発明による五酸化タンタル膜を備えた半導
体装置の断面図である。
体装置の断面図である。
【図３】 本発明に使用された蒸着装置の概略図であ
る。
る。
【図４】 本発明による五酸化タンタル膜の蒸着速度と
温度の逆数との関係を示したグラフである。
温度の逆数との関係を示したグラフである。
【図５】 本発明による五酸化タンタル膜の熱処理前後
の蒸着温度と厚さ変化との関係を示したグラフである。
の蒸着温度と厚さ変化との関係を示したグラフである。
【図６】 図５で測定した五酸化タンタル膜の厚さを透
過電子顕微鏡で撮った金属組織の写真である。
過電子顕微鏡で撮った金属組織の写真である。
【図７】 本発明による五酸化タンタル膜の蒸着温度と
屈折率との関係を示すグラフである。
屈折率との関係を示すグラフである。
【図８】 それぞれ異なる蒸着温度で蒸着した五酸化タ
ンタル膜を酸素雰囲気で熱処理した後キャパシターを形
成した時の、漏洩電流と印加電界との関係を示すグラフ
である。
ンタル膜を酸素雰囲気で熱処理した後キャパシターを形
成した時の、漏洩電流と印加電界との関係を示すグラフ
である。
【図９】 各温度で１７０Åの五酸化タンタル膜を蒸着
した後酸素雰囲気の熱処理を経て作ったキャパシターの
酸化膜の有効厚さを示すグラフである。
した後酸素雰囲気の熱処理を経て作ったキャパシターの
酸化膜の有効厚さを示すグラフである。
Ａ 反応管、Ｂ タンク、Ｃ 蒸発装置、Ｄ サセプタ
ー、Ｅ 真空ポンプ、Ｈ１ 第１ヒーター、Ｈ２ 第２
ヒーター、１０ 半導体基板、１３ 第１導電層、１５
誘電体膜、２０，２５ 蒸発装置窒素、３０ ウェハ
ー、３５ 排出口
ー、Ｅ 真空ポンプ、Ｈ１ 第１ヒーター、Ｈ２ 第２
ヒーター、１０ 半導体基板、１３ 第１導電層、１５
誘電体膜、２０，２５ 蒸発装置窒素、３０ ウェハ
ー、３５ 排出口
Claims (16)
- 【請求項１】 半導体基板上に形成されている第１電極
と、 前記第１電極上に形成され、シリコンのドープされた五
酸化タンタル膜からなる誘電体膜と、 前記誘電体膜上に形成された第２電極を具備することを
特徴とするキャパシターを有する半導体メモリ装置。 - 【請求項２】 前記第１電極はシリコンのドープされた
導電層であることを特徴とする請求項１記載の半導体メ
モリ装置。 - 【請求項３】 前記シリコンはシリコン原子或いはシリ
コン酸化物状態で存在することを特徴とする請求項１記
載の半導体メモリ装置。 - 【請求項４】 前記シリコンは前記五酸化タンタル膜の
中のタンタル原子と置き換えられたもので、その置き換
えられた量は前記タンタル原子の全体の量の３〜３０ｗ
ｔ％であることを特徴とする請求項１記載の半導体メモ
リ装置。 - 【請求項５】 半導体基板上に第１電極を形成する段階
と、 シリコンを五酸化タンタル膜にドーピングする工程を通
じて成る誘電体膜を前記第１電極上に形成する段階と、 前記誘電体膜上に第２電極を形成する段階を具備してな
ることを特徴とするキャパシターを有する半導体メモリ
装置の製造方法。 - 【請求項６】 前記第１電極はシリコンのドープされた
導電層であることを特徴とする請求項５記載の半導体メ
モリ装置の製造方法。 - 【請求項７】 前記五酸化タンタル膜にシリコンをドー
ピングする方法は、先ず、前記シリコンのドープされた
導電層の上にＬＰＣＶＤの低温工程を通じて多孔質の五
酸化タンタル膜を蒸着する段階と、熱処理工程を通じて
前記シリコンのドープされた導電層からシリコン原子を
前記多孔質の五酸化タンタル膜内に拡散させる段階を具
備してなることを特徴とする請求項６記載の半導体メモ
リ装置の製造方法。 - 【請求項８】 前記多孔質の五酸化タンタル膜はタンタ
ル原料でタンタルペンタエトキシドを使用し、反応ガス
では酸素を使用し、４１０℃以下の低温でＬＰＣＶＤ法
により形成されることを特徴とする請求項７記載の半導
体メモリ装置の製造方法。 - 【請求項９】 前記熱処置工程は酸素雰囲気、窒素雰囲
気、１００ｍＴｏｒｒ〜１，０００ｍＴｏｒｒの真空雰
囲気、又はこれらの組合された雰囲気中のいずれか一雰
囲気下で６５０℃〜１，０００℃の間の高温工程を具備
してなることを特徴とする請求項７記載の半導体メモリ
装置の製造方法。 - 【請求項１０】 前記五酸化タンタル膜にドープされた
シリコン原子が前記五酸化タンタル膜の中のタンタル原
子と置き換えられる量は前記タンタル原子の全体量の３
〜３０ｗｔ％であることを特徴とする請求項５記載の半
導体メモリ装置の製造方法。 - 【請求項１１】 前記五酸化タンタル膜にシリコンをド
ーピングする方法はシリコン原料とタンタル原料を同時
に注入することによりなることを特徴とする請求項５記
載の半導体メモリ装置の製造方法。 - 【請求項１２】 前記シリコン原料ではテオスを、タン
タル原料ではタンタルペンタエトキシドをそれぞれ用い
ることを特徴とする請求項１１記載の半導体メモリ装置
の製造方法。 - 【請求項１３】 前記五酸化タンタル膜にシリコンをド
ーピングする段階は、五酸化タンタル膜とシリコン酸化
膜を薄膜状態で交代に蒸着する段階の後、熱処理工程を
通じて前記五酸化タンタル膜とシリコン酸化膜を相互拡
散させる段階を具備してなることを特徴とする請求項５
記載の半導体メモリ装置の製造方法。 - 【請求項１４】 シリコン原料ではテオスを、タンタル
原料ではタンタルペンタエトキシドをそれぞれ用いるこ
とを特徴とする請求項１３記載の半導体メモリ装置の製
造方法。 - 【請求項１５】 前記熱処置工程は酸素雰囲気、窒素雰
囲気、１００ｍＴｏｒｒ〜１，０００ｍＴｏｒｒの真空
雰囲気、又はこれらの組合された雰囲気中のいずれか一
雰囲気下で６５０℃〜１，０００℃の間の高温工程を具
備してなることを特徴とする請求項１３記載の半導体メ
モリ装置の製造方法。 - 【請求項１６】 前記シリコン酸化膜の１回の蒸着の厚
さは、続く熱処理工程で前記シリコン酸化膜内のシリコ
ン原子が五酸化タンタル膜内に十分に拡散できるよう２
０Å以下にすることを特徴とする請求項１３記載の半導
体メモリ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992-014195 | 1992-08-07 | ||
| KR1019920014195A KR960004462B1 (ko) | 1992-08-07 | 1992-08-07 | 반도체 장치의 커패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196654A true JPH06196654A (ja) | 1994-07-15 |
Family
ID=19337631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213379A Pending JPH06196654A (ja) | 1992-08-07 | 1993-08-04 | 半導体メモリ装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5552337A (ja) |
| JP (1) | JPH06196654A (ja) |
| KR (1) | KR960004462B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764916B1 (en) | 1999-03-23 | 2004-07-20 | Hitachi Kokusai Electric Inc. | Manufacturing method for semiconductor device |
| JP2013093589A (ja) * | 1998-03-12 | 2013-05-16 | Alcatel-Lucent Usa Inc | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス |
| JP2019517153A (ja) * | 2016-05-25 | 2019-06-20 | マイクロン テクノロジー，インク． | 強誘電体デバイス及びその形成方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930584A (en) * | 1996-04-10 | 1999-07-27 | United Microelectronics Corp. | Process for fabricating low leakage current electrode for LPCVD titanium oxide films |
| US5838530A (en) * | 1996-07-22 | 1998-11-17 | Zhang; Guobiao | Applications of protective ceramics |
| US6251720B1 (en) | 1996-09-27 | 2001-06-26 | Randhir P. S. Thakur | High pressure reoxidation/anneal of high dielectric constant materials |
| US5985724A (en) * | 1996-10-01 | 1999-11-16 | Advanced Micro Devices, Inc. | Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer |
| US6362114B1 (en) | 1996-11-12 | 2002-03-26 | Micron Technology, Inc. | Semiconductor processing methods of forming an oxynitride film on a silicon substrate |
| US6483157B1 (en) | 1997-06-20 | 2002-11-19 | Advanced Micro Devices, Inc. | Asymmetrical transistor having a barrier-incorporated gate oxide and a graded implant only in the drain-side junction area |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US6265749B1 (en) | 1997-10-14 | 2001-07-24 | Advanced Micro Devices, Inc. | Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant |
| US6432793B1 (en) | 1997-12-12 | 2002-08-13 | Micron Technology, Inc. | Oxidative conditioning method for metal oxide layer and applications thereof |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| US6147011A (en) * | 1998-02-28 | 2000-11-14 | Micron Technology, Inc. | Methods of forming dielectric layers and methods of forming capacitors |
| US6730559B2 (en) | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| US6156638A (en) | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US6124620A (en) * | 1998-05-14 | 2000-09-26 | Advanced Micro Devices, Inc. | Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation |
| US5990493A (en) * | 1998-05-14 | 1999-11-23 | Advanced Micro Devices, Inc. | Diamond etch stop rendered conductive by a gas cluster ion beam implant of titanium |
| US6072222A (en) * | 1998-05-18 | 2000-06-06 | Advanced Micro Devices, Inc. | Silicon implantation into selective areas of a refractory metal to reduce consumption of silicon-based junctions during salicide formation |
| US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
| US6060406A (en) * | 1998-05-28 | 2000-05-09 | Lucent Technologies Inc. | MOS transistors with improved gate dielectrics |
| US5907780A (en) * | 1998-06-17 | 1999-05-25 | Advanced Micro Devices, Inc. | Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation |
| US6274442B1 (en) | 1998-07-15 | 2001-08-14 | Advanced Micro Devices, Inc. | Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same |
| US6614097B1 (en) | 1998-09-30 | 2003-09-02 | Lsi Logic Corporation | Method for composing a dielectric layer within an interconnect structure of a multilayer semiconductor device |
| KR100282487B1 (ko) | 1998-10-19 | 2001-02-15 | 윤종용 | 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법 |
| US6194768B1 (en) | 1998-10-23 | 2001-02-27 | Advanced Micro Devices, Inc. | High dielectric constant gate dielectric with an overlying tantalum gate conductor formed on a sidewall surface of a sacrificial structure |
| US6090724A (en) * | 1998-12-15 | 2000-07-18 | Lsi Logic Corporation | Method for composing a thermally conductive thin film having a low dielectric property |
| KR100351238B1 (ko) * | 1999-09-14 | 2002-09-09 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| US6479404B1 (en) * | 2000-08-17 | 2002-11-12 | Agere Systems Inc. | Process for fabricating a semiconductor device having a metal oxide or a metal silicate gate dielectric layer |
| US6461949B1 (en) * | 2001-03-29 | 2002-10-08 | Macronix International Co. Ltd. | Method for fabricating a nitride read-only-memory (NROM) |
| US6770521B2 (en) * | 2001-11-30 | 2004-08-03 | Texas Instruments Incorporated | Method of making multiple work function gates by implanting metals with metallic alloying additives |
| US6835658B2 (en) * | 2002-12-27 | 2004-12-28 | Hynix Semiconductor Inc. | Method of fabricating capacitor with hafnium |
| ATE466370T1 (de) * | 2007-02-16 | 2010-05-15 | Sgl Carbon Se | Verbundstoff mit karbonisierten biopolymeren und kohlenstoffnanoröhren |
| KR102071502B1 (ko) | 2015-09-30 | 2020-01-30 | 주식회사 원익아이피에스 | 반도체 소자의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4589056A (en) * | 1984-10-15 | 1986-05-13 | National Semiconductor Corporation | Tantalum silicide capacitor |
| US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
| JPH0627328B2 (ja) * | 1985-07-16 | 1994-04-13 | ソニー株式会社 | 高誘電率薄膜 |
| JP2617457B2 (ja) * | 1985-11-29 | 1997-06-04 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
1992
- 1992-08-07 KR KR1019920014195A patent/KR960004462B1/ko not_active IP Right Cessation
-
1993
- 1993-08-04 JP JP5213379A patent/JPH06196654A/ja active Pending
-
1994
- 1994-09-09 US US08/301,437 patent/US5552337A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013093589A (ja) * | 1998-03-12 | 2013-05-16 | Alcatel-Lucent Usa Inc | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス |
| US6764916B1 (en) | 1999-03-23 | 2004-07-20 | Hitachi Kokusai Electric Inc. | Manufacturing method for semiconductor device |
| JP2019517153A (ja) * | 2016-05-25 | 2019-06-20 | マイクロン テクノロジー，インク． | 強誘電体デバイス及びその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004800A (ko) | 1994-03-16 |
| KR960004462B1 (ko) | 1996-04-06 |
| US5552337A (en) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06196654A (ja) | 半導体メモリ装置及びその製造方法 | |
| US7892917B2 (en) | Method for forming bismuth titanium silicon oxide thin film | |
| KR100222455B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| KR100546324B1 (ko) | Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법 | |
| US7037862B2 (en) | Dielectric layer forming method and devices formed therewith | |
| US7863667B2 (en) | Zirconium titanium oxide films | |
| US7309889B2 (en) | Constructions comprising perovskite-type dielectric | |
| KR100507860B1 (ko) | 산화저항막을 구비한 캐패시터 및 그 제조 방법 | |
| JP2002211924A (ja) | 多相鉛ゲルマネート膜およびその堆積方法 | |
| KR20050047471A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JP4035626B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6787414B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6573150B1 (en) | Integration of CVD tantalum oxide with titanium nitride and tantalum nitride to form MIM capacitors | |
| TW479326B (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6235649B1 (en) | Method of forming high dielectric constant thin film and method of manufacturing semiconductor device | |
| TW471161B (en) | Method of manufacturing capacitor of semiconductor device | |
| He et al. | Interfacial and microstructural properties of SrTiO 3 thin films grown on Si (001) substrates | |
| JP3626421B2 (ja) | 金属酸化物薄膜の成膜方法、及び成膜装置 | |
| TWI803905B (zh) | 用於鐵電記憶體之無碳的疊層氧化鉿/氧化鋯膜 | |
| KR100882090B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JP4212013B2 (ja) | 誘電体膜の作製方法 | |
| KR100631950B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP4259000B2 (ja) | 誘電体薄膜形成用溶液原料及びこの原料を用いた誘電体薄膜の形成方法。 | |
| KR20070049927A (ko) | 알루미늄-타이타늄 절연막의 형성방법 | |
| JP2001351915A (ja) | Ｔａ１−ＸＴｉＸＯ混成誘電体薄膜の製造方法及びＴａ１−ＸＴｉＸＯ混成誘電体薄膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040402 |