JP4212013B2 - 誘電体膜の作製方法 - Google Patents

誘電体膜の作製方法 Download PDF

Info

Publication number
JP4212013B2
JP4212013B2 JP01460799A JP1460799A JP4212013B2 JP 4212013 B2 JP4212013 B2 JP 4212013B2 JP 01460799 A JP01460799 A JP 01460799A JP 1460799 A JP1460799 A JP 1460799A JP 4212013 B2 JP4212013 B2 JP 4212013B2
Authority
JP
Japan
Prior art keywords
dielectric film
molar ratio
film
layer
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01460799A
Other languages
English (en)
Other versions
JPH11279762A (ja
Inventor
真治 宮垣
隆 恵下
秀樹 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP01460799A priority Critical patent/JP4212013B2/ja
Publication of JPH11279762A publication Critical patent/JPH11279762A/ja
Application granted granted Critical
Publication of JP4212013B2 publication Critical patent/JP4212013B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、誘電体膜の作製方法に関し、特にBi、Sr、Pb、またはZrを含む誘電体膜を化学気相堆積により作製する方法に関する。
【0002】
【従来の技術】
化学式(Bi222+(An-1n3n+12-で表されるBi系層状ペロブスカイト型酸化物は、反転疲労の少ない誘電体であることが知られている。一般的にAはBi、Pb、Ba、Sr、Ca、Na、Kのいずれかであり、BはTi、Nb、Ta、W、Mo、Fe、Co、Crのいずれかであり、nは1〜5の正の整数である。たとえば、A=Sr、B=Ta、n=2の場合(Bi222+(SrTa272-である。この場合分子式はSrBi2Ta29となる。
【0003】
従来Bi系層状ペロブスカイト型酸化物の誘電体膜はスピンコートやスパッタリングによって成膜されていた。将来的に半導体メモリ装置のキャパシタ誘電体膜としてBi系層状ペロブスカイト型酸化物膜を用いること等を考えると、微細加工の容易な化学気相堆積(CVD)によりBi系層状ペロブスカイト型酸化物膜を成膜することが望まれる。
【0004】
【発明が解決しようとする課題】
CVDにより成膜したBi系層状ペロブスカイト型酸化物膜は、スピンコートやスパッタリングにより成膜したBi系層状ペロブスカイト型酸化物膜よりも電気的特性が劣っていた。
【0005】
本発明の目的は、電気的特性の優れたBi系層状ペロブスカイト型酸化物膜を化学気相堆積により成膜することのできる誘電体膜の作製方法を提供することである。
【0006】
本発明の他の目的は、厚さ方向に関して均一な組成の誘電体膜を化学気相堆積によって成膜することのできる誘電体膜の作製方法を提供することである。
【0007】
【課題を解決するための手段】
Bi、Sr、及びTaを含む酸化物誘電体材料からなる第1の誘電体膜を、化学気相堆積により、Ptを含む下地電極層の上に堆積する方法であって、Bi及びSrの原料の供給量を、Taの原料の供給量に対して相対的に減少させながら前記第1の誘電体膜を堆積する誘電体膜の作製方法が提供される。
【0008】
下地電極層の上にBi、Sr、及びTaを含む誘電体膜を、Ptを含む下地電極上に化学気相堆積(CVD)によって堆積すると、下地電極層近傍のBi及びSr組成が不足することを発見した。原料中のこれらの原子のモル比を増大して下地電極上に第1の誘電体膜を堆積し、その後通常のモル比で第2の誘電体膜を堆積することにより、組成均一性の高い誘電体膜を作製することができる。
【0009】
本発明の他の観点によると、
化学式(Bi2+(Srn−1 Ta 3n+12−(但しnは1以上の正の数)で表される第1の誘電体膜を第1のBiモル比及び第1のSrモル比を有するソースガスを用いた化学気相堆積によって、Ptを含む下地電極層上に堆積する工程と、
前記第1の誘電体膜の上に、前記第1のBiモル比よりも小さい第2のBiモル比、及び前記第1のSrモル比よりも小さい第2のSrモル比を有するソースガスを用いた化学気相堆積によって、前記第1の誘電体膜の構成元素と同一の構成元素からなる第2の誘電体膜を堆積する工程とを有する誘電体膜の作製方法が提供される。
【0010】
ソースガス中のBiモル比及びSrモル比を増大して、Ptを含む下地電極上に第1の誘電体膜を堆積し、その後通常のBiモル比及びSrモル比で第2の誘電体膜を堆積することにより、電気的特性の優れたBi系層状ペロブスカイト型誘電体膜を作製することができる。
【0011】
【発明の実施の形態】
本発明者等は、化学気相堆積によって作製したBi系層状ペロブスカイト型酸化物膜の電気的特性がなぜスピンコート法などで成膜したものよりも劣っているのかを実験的に調べた。
【0012】
図2(A)、(B)、(C)は、本発明者等の行った実験を説明するためのサンプル及び化学気相堆積(CVD)装置の概略断面図及び実験結果を示すグラフである。
【0013】
図2(A)に示すように、Si基板11の表面上に熱酸化法によりSiO2層12を成長させ、その上にTi層13、Pt層14をスパッタリングによって堆積した。なお、SiO2層12の厚さは500nmであり、Ti層13の厚さは30〜50nmであり、Pt層14の厚さは200nmである。
【0014】
このように準備した下地電極上に層状ペロブスカイト型酸化物膜としてSrBi2Ta29膜(SBT膜)15を化学気相堆積(CVD)により堆積した。なお、SrBi2Ta29は、厳密にはSr0.8Bi2.3Ta29の化学式を持つようなノンストイキオメトリの組成の時、電気的特性が優れていることが知られている。しかしながら、本明細書においてはこのようなノンストイキオメトリの組成を含めてSrBi2Ta29と表す。
【0015】
図2(B)は、CVD装置の構成を概略的に示す。堆積室51は真空排気可能であり、上部に、温度コントローラを有するガス供給装置53を備える。堆積室51の下部には、基板55を載置するためのサセプタ56が設けられている。サセプタ56は、ヒータ57を内蔵し、基板55を所望温度に加熱することができる。堆積室51には排気管58が接続されており、排気ポンプ59、除害器60を介して堆積室51内を排気することができる。温度コントローラには、加熱/冷却媒体の循環路65が接続されている。循環路65中には、冷却器61、加熱器62、循環ポンプ63が備えられている。ガス供給装置53には、上方から所望組成の原料ガスが供給される。
【0016】
原料ガスのベッセルVa、Vb、Vcは、3種類の原料を収容している。図示の場合、3種類の原料はそれぞれ液体であるものとする。ベッセルVa、Vb、Vc内に、配管67を通して窒素ガスが送られ、液面に圧力を印加する。圧力印加により、原料液体が配管68a、68b、68cにそれぞれ供給される。これらの配管68a、68b、68cは、ミキサー70で結合され、3種類の液体が混合された原料液体が液体ポンプ71に供給される。
【0017】
ミキサー70は、ベッセルVa、Vb、Vcから供給される原料の混合比を決める働きをする。液体ポンプ71は、混合原料液体を気化室72に供給する。気化室72内には、メッシュフィルタ73を介して原料液体が供給される。気化室72内に供給された原料液体は気化し、配管75から供給される窒素ガスに、スロットルバルブ74を介して配管76に輸送される。
【0018】
配管76には、O2+N2ガスを供給するガス供給口78が設けられている。このようにして、気化した混合原料ガスとO2+N2ガスがガス供給装置53に供給される。
【0019】
なお、CVDの原料が3種類の液体である場合を例示したが、原料として4種類以上または2種類以下の材料を用いることも可能である。以下、Bi系層状ベロブスカイト型酸化物膜としてSrBi2Ta29膜をCVDにより堆積する場合を説明する。
【0020】
Sr原料としてビスジピバロイルメタナートストロンチウム(Sr(DPM)2)、Bi原料としてトリフェニルビスマス(Bi(C653)、及びTa原料としてテトライソプロポキシジピバロイルメタナートタンタル(Ta(O−iC374(DPM))を用いた。これらの原料を、テトラヒドロフラン(THF)に、それぞれ0.15モル/リットル、0.4モル/リットル、及び0.4モル/リットルの濃度になるように溶かした。
【0021】
Sr(DPM)2、Bi(C653、及びTa(O−iC374(DPM)を、それぞれの流量が0.06sccm、0.06sccm、及び0.03sccmとなるように混合し、温度220℃に保持した気化室72に導入した。このとき、溶液原料中のSr、Bi、Ta元素のモル比は3:8:4である。気化室72に導入された原料気体をN2キャリアガスと共に反応室51に導入した。反応室51内に収容された基板55の温度は約440℃に保たれている。
【0022】
基板55(図2(A)のPt下地電極14)の上に、SrBi2Ta29膜が堆積する。上述の条件で、SrBi2Ta29膜15を厚さ約200nm堆積させた。
【0023】
このように作製したSrBiTa29膜15の組成を誘導結合プラズマ(ICP)発光分析により調べた。図2(C)に測定の結果得られたBiとSrの組成比を、Taの組成比を2として示す。Srの組成は、図2(C)中の曲線Srに示すように、膜中の深さによらずほぼ一定であるのに対し、Biの組成は、破線Bi1に示すように、下地電極表面の近傍で低く、下地電極表面から遠くなる(膜厚が厚くなる)に従って次第に上昇し、やがてほぼ一定値に近づいている。
【0024】
すなわち、同一組成で作製したはずのSrBi2Ta29膜15は、膜厚方向に組成分布を有しており、下地金属層に近い部分ではBi成分が不足していることが分かった。なお、後に図4(B)で説明するように、Pt層14の表面から約25nmまでの部分においては、Sr成分もやや不足していることが分かった。Bi成分及びSr成分の不足の原因を調べるために、Pt層14内の元素分析を厚さ方向に関して行った。
【0025】
図3は、Pt層14内の厚さ方向に関する2次イオン質量分析(SIMS)による2次イオン検出強度の分布を示す。横軸はPt層14の上面からの深さを単位nmで表し、縦軸は検出強度を対数目盛で表す。図中の記号○及び△は、それぞれBi及びSrに対する検出強度を示す。なお、Taの含有量は、検出限界以下であった。
【0026】
Bi原子が、5nmよりも深い領域まで拡散していることがわかる。また、Sr原子も、Pt層14内にわずかながら拡散していることがわかる。SrBi2Ta29膜15内のBi成分及びSr成分の不足は、これらの原子がPt層14内に拡散したためと考えられる。
【0027】
そこで、SrBiTa29膜15を厚さ方向に関して2つの部分に分け、第1層15aと第2層15bとを異なる条件で堆積した。第1層15aは、ソースガス中のSr、Bi、Ta元素のモル比を3:15:4に設定して堆積し、第2層15bは、ソースガス中のSr、Bi、Ta元素のモル比を3:8:4に設定して堆積した。第1層15a及び第2層15bの厚さは、共に約100nmである。
【0028】
このようにして作製したSrBi2Ta29膜15の組成を、再びICP発光分析により測定した。測定の結果得られたBi組成は、図2(B)の実線Bi2に示す通りである。なお、Srの組成は、前回と同様実線Srであった。この方法によれば、SBT膜15中で、Bi組成がほぼ一定に保たれ、高い電気特性が実現できることが分かる。
【0029】
図1(A)は、本発明の実施例によるキャパシタを有する半導体装置の構成を概略的に示す断面図である。Si基板1の表面上に、熱酸化によりSi02層2を形成する。Si02層2の上に、例えば厚さ約20〜30nmのTi層3をスパッタリングにより形成し、その上に厚さ約100〜200nmのPt層4を同じくスパッタリングにより形成する。このようにして積層したPt/Ti層3、4が下地電極層を構成する。なお、下地電極層はスパッタリングに限らず、蒸着等他の方法によって堆積してもよい。
【0030】
Pt層4の上に、SBTからなる第1層5を、原料中のSr、Bi、Ta元素のモル比を3:(12〜18):4として堆積した。なお、液体原料は熱により気化させ、N2キャリアガスと共に反応室に導く。反応室内の圧力は約7torr、N2流量は約0.5slm、O2流量は約0.5slm、基板温度は約400〜450℃とする。このような条件で、SBTからなる厚さ約100nmの第1層5を堆積する。次に、原料中のSr、Bi、Ta元素のモル比を3:8:4に変更し、他の条件は第1層5と同様の条件でSBTからなる第2層6を堆積する。例えば、耐圧10V以上のキャパシタを作製するためには、SBTからなる第2層6の厚さを約100〜150nmに設定すればよい。
【0031】
SBT層成膜後、酸素雰囲気中で温度を750〜850℃とし、ラピッドサーマルアニール(RTA)を約30秒間行う。さらにファーネス中に移し、温度700〜800℃で30分間のアニーニングを行う。このようにして誘電体膜の膜質を改良し、その上に上部電極7をスパッタリングにより堆積する。上部電極7は、Pt層を堆積し、メタルマスクを用いてこのPt膜をスパッタリングすることにより形成される。上部電極7は、例えば直径0.5mmφの円形状にパターニングされる。上部電極作製の際のプラズマにより生じるダメージを回復させるため、上部電極7の形成後、ファーネス中を酸素雰囲気とし、温度800℃で30分間のアニーリングを行う。
【0032】
なお、必要に応じSBT膜6、5および下部電極4、3もパターニングする。
【0033】
このように下地電極上に先ずBi組成比の高い原料を供給し、SBT第1層を形成する。その後、Biのモル比を少なくして所望のBi組成を実現するのに適した原料を供給し、SBT第2層を堆積する。これにより、全厚さに渡ってBi組成の平均化されたSBT層を得ることができる。Bi組成の不足を補うことにより、電気的特性の優れた誘電体膜が得られる。
【0034】
このようにして作製したSBTキャパシタの反転分極量は15〜20μC/cm2であった。従来のCVDによるSBTキャパシタの反転分極量が10μC/cm2前後であったことと較べると、反転分極量が増大していることが明白に判る。
【0035】
原料中のSr:Bi:Taのモル比を、その後の定常状態におけるモル比と異ならせて堆積するSBTの第1層15aの厚さの好適な範囲は、8nm〜150nm、より好適な範囲は10nm〜120nm、さらに好適な範囲は50nm〜100nmである。
【0036】
なお、上記実施例では、原料中のBiのモル比を成膜当初に大きくしておく場合を説明した。SBT膜中のSrも、Biに比べてその拡散量は少ないが、Pt膜中に拡散する。Srの組成分布をより均一に近づけるために、原料中のSrのモル比も、成膜当初に大きくしておくことが好ましい。
【0037】
Bi原料として、上述のものの外、トリターシャリブトキシビスマス(Bi(OtBu)3)、トリターシャリアミロキシビスマス(Bi(OtAm)3)を用いることもできる。また、Ta原料として、上述のものの外、ペンタエトキシタンタル(Ta(OEt)5)、ペンタイソプロポキシタンタル(Ta(OiPr)5)を用いることもできる。
【0038】
なお、原料中のBi組成を変化させて2層のSBT層を堆積する場合を説明したが、図1(B)に示すように連続した1層のSBT層8を堆積し、図中右側に示すように、成膜中連続的またはステップ的に原料中のBi組成を変化させることもできる。
【0039】
次に、原料中のBi組成とSr組成とを連続的に変化させてSBT膜を成膜した場合の組成分布について説明する。成膜当初のSr(DPM)2、Bi(C653、及びTa(O−iC374(DPM)の流量を、それぞれ0.07cc/分、0.10cc/分、及び0.03cc/分とした。成膜開始から5分後のこれらの原料の流量が、それぞれ0.06cc/分、0.06cc/分、及び0.03cc/分になるように、Sr(DPM)2及びBi(C653の流量を徐々に減少させた。成膜開始から5分経過以降の原料の流量は一定にした。
【0040】
図4(A)は、上述の条件で成膜したSBT膜の厚さ方向の組成分布を示す。横軸は、Pt層14とSBT膜との界面を基準とした場合の膜厚方向の位置を単位nmで表し、縦軸は、Taの組成比を2としたときの各元素の組成比を表す。図中の記号○及び△は、それぞれBi及びSrの組成比を示す。Bi成分及びSr成分の組成比は、厚さ方向に関してほぼ一定であることがわかる。
【0041】
参考のために、図4(B)に各原料の流量比を一定にして成膜したSBT膜の組成分布を示す。SBT膜のうち、Pt層14とSBT膜との界面から50nmまでの部分のBi成分及びSr成分の組成が所望の組成よりも減少していることが分かる。
【0042】
上述のように、SBT膜の成膜当初に、Bi原料及びSr原料の流量を化学量論的組成比から求まる流量よりも多くしておく。成膜開始後、これらの流量を徐々に減少させる。これにより、SBT膜中のBi及びSr成分の減少分を補償し、厚さ方向に関してほぼ均一な組成のSBT膜を得ることができる。
【0043】
このように、原料の流量を連続的に変化させると、図2(A)に示すようにSBT膜を2層に分けて成膜する場合に比べて、Bi及びSrの組成分布をより均一に近づけることができる。
【0044】
以上SBTを用いる場合について説明したが、下部電極との界面近傍でBiが不足する性質は、化学式(Bi222+(An-1n3n+12-を有する層状ペロブスカイト型酸化物であって、A=Bi、Pb、Ba、Sr、Ca、Na、K、B=Ti、Nb、Ta、W、Mo、Fe、Co、Cr、n=1〜5である誘電体に共通の性質であり、同様の成膜法を採用することにより、電気的特性の向上が期待される。なお、上記nが2以上である場合には、上記Bは、Ti、Nb、Ta、W、Mo、Fe、Co、Crからなる群より選ばれた複数の元素でもよい。例えば、上述の成膜法は、SrBi2(Ta,Nb)29膜を成膜する場合にも有効であろう。
【0045】
さらに、上述の成膜法は、Sr成分が不足する場合にも有効である。従って、Biを含まずSrを含む酸化物誘電体材料、例えばSr2(Ta,Nb)27等の誘電体膜を成膜する場合にも有効であろう。
【0046】
また、本願発明者らの実験によると、BiやSr以外に、PbやZrもPt層内に拡散しやすいことがわかった。従って、上述の方法は、PbまたはZrを含む酸化物誘電体膜を成膜する場合にも有効であろう。例えば、Pb(Zr,Ti)O3、(Pb,La)(Zr,Ti)O3等の強誘電体膜、及びSrTiO3、(Ba,Sr)TiO3等の高誘電率膜を成膜する場合にも有効であろう。
【0047】
上記実施例では、誘電体膜の下地がPt層である場合を説明した。Ptの外に、Ir、Ru、Rh、これらの合金、またはこれらの酸化物が下地である場合にも同様の効果が期待できる。
【0048】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【0049】
【発明の効果】
以上説明したように、本発明によれば、電気的特性の優れたBi系層状誘電体膜をCVDによって作製することができる。このため、電気的特性の優れたキャパシタを有する半導体層を作製することができる。また、Bi、Sr、Pb、及びZrのいずれかを含む酸化物誘電体膜の構成元素の厚さ方向の組成分布を、均一に近づけることができる。
【図面の簡単な説明】
【図1】本発明の実施例によるキャパシタを有する半導体装置の構成を概略的に示す断面図およびグラフである。
【図2】本発明者等の行った実験を説明するためのサンプルおよびCVD装置の断面図および実験結果を示すグラフである。
【図3】SBT膜の下地のPt層中のBi及びSrに対するSIMSによる2次イオン検出強度の深さ方向に関する分布を示すグラフである。
【図4】図4(A)は、実施例による方法で作製したSBT膜中のBi及びSrの組成比の膜厚方向の分布を示すグラフであり、図4(B)は、従来の方法で作製したSBT膜中のBi及びSrの組成比の膜厚方向の分布を示すグラフである。
【符号の説明】
1 Si基板
2 SiO2
3 Ti層
4 Pt層
5 SBT第1層
6 SBT第2層
7 Pt層

Claims (7)

  1. Bi、Sr、及びTaを含む酸化物誘電体材料からなる第1の誘電体膜を、化学気相堆積により、Ptを含む下地電極層の上に堆積する方法であって、Bi及びSrの原料の供給量を、Taの原料の供給量に対して相対的に減少させながら前記第1の誘電体膜を堆積する誘電体膜の作製方法。
  2. さらに、前記第1の誘電体膜の上に、前記第1の誘電体膜の構成元素と同一の構成元素を有する第2の誘電体膜を、各構成元素の原料の供給量の比を一定にして、化学気相堆積により堆積する工程を有する請求項1に記載の誘電体膜の作製方法。
  3. 前記第1の誘電体膜が、化学式(Bi2+Sr n−1 Ta 3n+12−(但しnは1以上の正の数)で表される材料で形成されている請求項1または2に記載の誘電体膜の作製方法。
  4. 前記化学式におけるnは1〜5の範囲の値を持つ請求項3に記載の誘電体膜の作製方法。
  5. 化学式(Bi2+(Srn−1 Ta 3n+12−(但しnは1以上の正の数)で表される第1の誘電体膜を第1のBiモル比及び第1のSrモル比を有するソースガスを用いた化学気相堆積によって、Ptを含む下地電極層上に堆積する工程と、
    前記第1の誘電体膜の上に、前記第1のBiモル比よりも小さい第2のBiモル比、及び前記第1のSrモル比よりも小さい第2のSrモル比を有するソースガスを用いた化学気相堆積によって、前記第1の誘電体膜の構成元素と同一の構成元素からなる第2の誘電体膜を堆積する工程とを有する誘電体膜の作製方法。
  6. 前記化学式におけるnは1〜5の範囲の値を持つ請求項5に記載の誘電体膜の作製方法。
  7. 前記第1の誘電体膜の堆積中、前記第1のBiモル比及び第1のSrモル比が連続的または階段的に減少する請求項5または6に記載の誘電体膜の作製方法。
JP01460799A 1998-01-30 1999-01-22 誘電体膜の作製方法 Expired - Fee Related JP4212013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01460799A JP4212013B2 (ja) 1998-01-30 1999-01-22 誘電体膜の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-19978 1998-01-30
JP1997898 1998-01-30
JP01460799A JP4212013B2 (ja) 1998-01-30 1999-01-22 誘電体膜の作製方法

Publications (2)

Publication Number Publication Date
JPH11279762A JPH11279762A (ja) 1999-10-12
JP4212013B2 true JP4212013B2 (ja) 2009-01-21

Family

ID=26350578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01460799A Expired - Fee Related JP4212013B2 (ja) 1998-01-30 1999-01-22 誘電体膜の作製方法

Country Status (1)

Country Link
JP (1) JP4212013B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223314A (ja) * 2004-01-08 2005-08-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP4528807B2 (ja) * 2004-01-08 2010-08-25 パナソニック株式会社 半導体装置の製造方法
JP2007063095A (ja) * 2005-09-01 2007-03-15 Sumitomo Electric Ind Ltd ガラス体製造方法及び光ファイバ

Also Published As

Publication number Publication date
JPH11279762A (ja) 1999-10-12

Similar Documents

Publication Publication Date Title
JP4387723B2 (ja) ビスマス−チタン−シリコン酸化物、ビスマス−チタン−シリコン酸化物薄膜及びその製造法
JP3670628B2 (ja) 成膜方法、成膜装置、および半導体装置の製造方法
KR100975268B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US7135207B2 (en) Chemical vapor deposition method using alcohol for forming metal oxide thin film
KR100235545B1 (ko) 박막형성방법
JP2001527282A (ja) ビスマスベースの強誘電体膜を選択的に堆積させる方法
WO1999000530A9 (en) Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices
JP4644359B2 (ja) 成膜方法
US20070287248A1 (en) Method for manufacturing capacity element, method for manufacturing semiconductor device and semiconductor-manufacturing apparatus
JP3488007B2 (ja) 薄膜形成方法、半導体装置及びその製造方法
JPH06349324A (ja) 強誘電体薄膜の形成方法
US7217669B2 (en) Method of forming a metal oxide film
JP4212013B2 (ja) 誘電体膜の作製方法
JP3672115B2 (ja) 薄膜形成方法及び半導体装置の製造方法
KR100393209B1 (ko) 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
JP2001220676A (ja) 強誘電体材料薄膜の成膜方法とその用途
JP3130757B2 (ja) キャパシタ電極用薄膜の形成方法、半導体装置及びその製造方法
JP3176069B2 (ja) 一リン化チタン層の形成方法およびその使用
US20050167713A1 (en) Ferroelectric capacitor and method of production of same
KR100305548B1 (ko) 반도체장치의제조방법
JP3886921B2 (ja) 化学気相堆積方法
JP3171246B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP3353835B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP2001144272A (ja) 半導体素子のキャパシタ製造方法
US20030215994A1 (en) Method for forming ruthenium film of a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees