JP2013093589A - 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス - Google Patents
誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス Download PDFInfo
- Publication number
- JP2013093589A JP2013093589A JP2012269037A JP2012269037A JP2013093589A JP 2013093589 A JP2013093589 A JP 2013093589A JP 2012269037 A JP2012269037 A JP 2012269037A JP 2012269037 A JP2012269037 A JP 2012269037A JP 2013093589 A JP2013093589 A JP 2013093589A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- dielectric material
- metal oxide
- oxide
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003989 dielectric material Substances 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 45
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 45
- 239000002019 doping agent Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 9
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 4
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 8
- 230000007547 defect Effects 0.000 claims description 7
- 229910021480 group 4 element Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 10
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical class [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- 229910001935 vanadium oxide Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 8
- -1 AlO Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- 239000010409 thin film Substances 0.000 description 25
- 239000000758 substrate Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000013590 bulk material Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】 本発明は、ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセスを提供する。
【解決手段】 ドープされた金属酸化物誘電体材料及びこの材料で作られた電子部品が明らかにされている。金属酸化物はＩＩＩ族又はＶ族金属酸化物（たとえば、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５またはＶ２Ｏ５）で、金属ドーパントはＩＶ族元素（Ｚｒ、Ｓｉ、ＴｉおよびＨｆ）である。金属酸化物は約０．１重量パーセントないし約３０重量パーセントのドーパントを含む。本発明のドープされた金属酸化物誘電体は、多くの異なる電子部品及びデバイス中で用いられる。たとえば、ドープされた金属酸化物誘電体は、ＭＯＳデバイスのゲート誘電体として用いられる。ドープされた金属酸化物誘電体はまた、フラッシュメモリデバイスのポリ間誘電体材料としても用いられる。
【選択図】 図１
【解決手段】 ドープされた金属酸化物誘電体材料及びこの材料で作られた電子部品が明らかにされている。金属酸化物はＩＩＩ族又はＶ族金属酸化物（たとえば、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５またはＶ２Ｏ５）で、金属ドーパントはＩＶ族元素（Ｚｒ、Ｓｉ、ＴｉおよびＨｆ）である。金属酸化物は約０．１重量パーセントないし約３０重量パーセントのドーパントを含む。本発明のドープされた金属酸化物誘電体は、多くの異なる電子部品及びデバイス中で用いられる。たとえば、ドープされた金属酸化物誘電体は、ＭＯＳデバイスのゲート誘電体として用いられる。ドープされた金属酸化物誘電体はまた、フラッシュメモリデバイスのポリ間誘電体材料としても用いられる。
【選択図】 図１
Description
本発明は半導体デバイス及び部品、より具体的には、半導体デバイス及び要素中で用いるための金属酸化物誘電体材料に係る。
［関連出願の記述］
本出願は１９９７年６月６日に出願された米国特許出願第０８／８７１，０２４号と一部連続したものであり、この特許出願は１９９６年１０月１０日に出願された米国暫定出願６０／０２７６１２号の利点を、特許請求の範囲としたものである。米国特許出願第０８／８７１，０２４号が、ここに参照文献として含まれている。
本出願は１９９７年６月６日に出願された米国特許出願第０８／８７１，０２４号と一部連続したものであり、この特許出願は１９９６年１０月１０日に出願された米国暫定出願６０／０２７６１２号の利点を、特許請求の範囲としたものである。米国特許出願第０８／８７１，０２４号が、ここに参照文献として含まれている。
誘電体材料は半導体デバイスの特性の鍵である。デバイスがより小さくなり、より高特性への必要性が大きくなるにつれ、半導体デバイス中の誘電体層の厚さは減少しつつある。同時に、最も一般的な誘電体材料、ＳｉＯ２の誘電定数より大きな誘電定数をもつ誘電体材料への必要性が増している。また、半導体デバイス中の誘電層の厚さが減少するにつれ、誘電体材料層が非常に薄い（例えば１００Å以下）時ですら、電荷を漏らさない材料への必要性が増している。
しかし、全ての誘電体材料が、半導体デバイス及び部品中で用いるのに許容しうる薄い誘電体層を形成するわけではない。半導体デバイスは効率、動作パワー等のいくつかの特性要件をもつ。誘電体材料層の特性は、デバイス特性に直接影響を及ぼす。たとえば、薄い誘電体層があまりに多くの電流を、それを貫いて透過させると（この好ましくない電流は漏れ電流と呼ばれる）、得られるデバイス又は部品は、所望の特性要件にあわないであろう。ＭＯＳ（金属−酸化物−半導体−電界効果トランジスタ）のゲート誘電体を貫く漏れ電流は、誘電体の絶縁特性（抵抗及び信頼性）を示すから、貫く漏れ電流が高すぎるゲート誘電体層は、誘電体層の抵抗及び信頼性が低すぎることを示している。誘電体材料層がポリ間（すなわち誘電体材料が多結晶シリコンの２つの層間にはさまれている）誘電体材料（ＩＰＤ）半導体デバイス類において、ＩＰＤ中の漏れ電流は、フラッシュメモリの保持時間に関連する。もし、ＩＰＤを貫く漏れ電流が高すぎると、デバイスの保持時間は低くなるであろう。
誘電体層と下の半導体界面との間の界面準位密度もまた、デバイス特性に影響を与える。界面準位密度は電流デバイス（チャネルを横切る電流）及びＭＯＳＦＥＴとＭＩＳ（金属−絶縁体−半導体）ＦＥＴの信頼性を劣化させる。したがって、もし界面準位密度が高すぎると、得られるデバイス又は部品は、所望の特性要件にあわないであろう。
従って、許容しうる漏れ特性及び他の特性を有する薄い誘電体層を形成する誘電体材料が探求されている。
［本発明の要約］
本発明は誘電体材料層を有する集積回路デバイス及び線形容量のような集積又は個別部品のような電子部品に係る。誘電体材料はＩＶ族元素をドープしたＩＩＩ族金属又はＶＢ族金属の金属酸化物に係る。ＩＩＩ族（族はここで用いるように、メンデレーフ周期律表の族を意味する）金属酸化物の例には、アルミニウム酸化物（Ａｌ２Ｏ３）及びイットリウム酸化物（Ｙ２Ｏ３）が含まれる。ＶＢ族金属酸化物の例は、五酸化タンタル（Ｔａ２Ｏ５）及び五酸化バナジウム（Ｖ２Ｏ５）である。適当なＩＶ族ドーパントの例には、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、チタン（Ｔｉ）及びハフニウム（Ｈｆ）が含まれる。ドーパントは金属酸化物の約０．１重量パーセントないし約３０重量パーセントである。もし、ドーパントが金属酸化物の約０．１重量パーセントないし約１０重量パーセントであると有利である。
本発明は誘電体材料層を有する集積回路デバイス及び線形容量のような集積又は個別部品のような電子部品に係る。誘電体材料はＩＶ族元素をドープしたＩＩＩ族金属又はＶＢ族金属の金属酸化物に係る。ＩＩＩ族（族はここで用いるように、メンデレーフ周期律表の族を意味する）金属酸化物の例には、アルミニウム酸化物（Ａｌ２Ｏ３）及びイットリウム酸化物（Ｙ２Ｏ３）が含まれる。ＶＢ族金属酸化物の例は、五酸化タンタル（Ｔａ２Ｏ５）及び五酸化バナジウム（Ｖ２Ｏ５）である。適当なＩＶ族ドーパントの例には、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、チタン（Ｔｉ）及びハフニウム（Ｈｆ）が含まれる。ドーパントは金属酸化物の約０．１重量パーセントないし約３０重量パーセントである。もし、ドーパントが金属酸化物の約０．１重量パーセントないし約１０重量パーセントであると有利である。
スパッタリング、化学気相堆積（ＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）及び原子層堆積（ＡＬＤ）といった従来の堆積技術を用いて、所望のデバイス又は部品に適した基板の表面上に、誘電体材料層が形成される。基板上に層を形成する間に、ドーパントが金属酸化物に加えられる。所望の厚さのドープされた金属酸化物が基板上に形成されたら、次にデバイスを完成させるために、従来のプロセス技術が用いられる。
本発明の一実施例において、半導体デバイスはＭＯＳ又はＭＩＳデバイスである。そのようなデバイスの構造は、当業者には良く知られており、ここで詳細には述べない。これらのデバイス中のゲート誘電体層は、先に述べたようなドープされた金属酸化物である。低い漏れ、低い界面準位密度及びこれらの材料の高い誘電率のため、これらのデバイス中のゲート誘電体層は、直接トンネル漏れ電流の開始によって制限される最小の許容厚さ（たとえば約３０Å又はそれ以下）ほどに薄い。多くのトンネル電流が存在するが、ここではトンネル電流は直接トンネル電流をさす。このように、本発明のデバイス中のゲート誘電体層は、ＳｉＯ２（この場合、最小厚はトンネル漏れ電流の開始によって制限される）又は、たとえばＡｌ２Ｏ３のようなアンドープ金属酸化物（この場合、最小厚は高い界面準位密度及びトンネル漏れ電流の開始の両方によって制限される）のような従来の誘電体材料より利点をもつ。
本発明のＭＯＳデバイスは当業者に良く知られた従来の技術を用いて作製される。ゲート誘電体層の堆積前及び後の従来のプロセス工程が適当と考えられる。
本発明の第２の実施例において、デバイスは不揮発性メモリデバイスである。不揮発性メモリは、パワーが除去された時、蓄積されたデータを保持するメモリの型である。不揮発性メモリの例には、消去可能でプログラム可能なリードオンリーメモリー（ＥＰＲＯＭ）及び電気的に消去可能なプログラム可能なリードオンリーメモリー（ＥＥＰＲＯＭ）が含まれる。便宜上、フラッシュＥＥＰＲＯＭ及びＥＰＲＯＭはここではまとめてＥＰＲＯＭとよぶ。
本発明の不揮発性メモリデバイスは、従来の構造をもつが、デバイスのＩＰＤ層は本発明の誘電体材料である。ＩＰＤ層は先に述べた堆積技術を用いて堆積させる。本発明の不揮発性メモリデバイスは、ＩＰＤ層を形成する前及び後の両方で、そのようなデバイスを形成するために、従来のプロセス技術を用いて形成される。
本発明の誘電体材料が有用と考えられる他のデバイスは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）用の蓄積容量である。本発明の誘電体材料はまた、線形容量及び他の集積容量及び容量デバイス中の誘電体層として有用である。
［詳細な記述］
本発明はドープされた金属酸化物材料に係る。これらのドープされた金属酸化物は、ＭＯＳデバイス、フラッシュＥＰＲＯＭデバイス、ＤＲＡＭ用容量、線形容量及び他の容量といった各種デバイス部品中の誘電体材料層を形成するために用いられる。本発明のドープされた金属酸化物誘電体材料は、ＩＶ族元素をドープしたＩＩＩ族金属又はＶＢ族金属の金属酸化物である。与えられた金属とドーパントの組合せに対し、もしドーパントに対する酸化物形成のエネルギーが、ドープされる金属酸化物に対する酸化物形成のエネルギーより小さければ有利である。ＩＩＩ族（族はここではメンデレーフの周期律表の族を意味する）金属酸化物の例には、アルミニウム酸化物（Ａｌ２Ｏ３）及びイットリウム酸化物（Ｙ２Ｏ３）が含まれる。ＶＢ族金属酸化物の例は、五酸化タンタル（Ｔａ２Ｏ５）及び五酸化バナジウム（Ｖ２Ｏ５）である。適当なＩＶ族ドーパントの例には、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、チタン（Ｔｉ）及びハフニウム（Ｈｆ）が含まれる。ドープされた金属酸化物は、約０．１重量パーセントないし約３０重量パーセントのドーパントを含む。もし、ドープされた金属酸化物が約０．１重量パーセントないし約１０重量パーセントのドーパントを含むと有利である。
本発明はドープされた金属酸化物材料に係る。これらのドープされた金属酸化物は、ＭＯＳデバイス、フラッシュＥＰＲＯＭデバイス、ＤＲＡＭ用容量、線形容量及び他の容量といった各種デバイス部品中の誘電体材料層を形成するために用いられる。本発明のドープされた金属酸化物誘電体材料は、ＩＶ族元素をドープしたＩＩＩ族金属又はＶＢ族金属の金属酸化物である。与えられた金属とドーパントの組合せに対し、もしドーパントに対する酸化物形成のエネルギーが、ドープされる金属酸化物に対する酸化物形成のエネルギーより小さければ有利である。ＩＩＩ族（族はここではメンデレーフの周期律表の族を意味する）金属酸化物の例には、アルミニウム酸化物（Ａｌ２Ｏ３）及びイットリウム酸化物（Ｙ２Ｏ３）が含まれる。ＶＢ族金属酸化物の例は、五酸化タンタル（Ｔａ２Ｏ５）及び五酸化バナジウム（Ｖ２Ｏ５）である。適当なＩＶ族ドーパントの例には、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、チタン（Ｔｉ）及びハフニウム（Ｈｆ）が含まれる。ドープされた金属酸化物は、約０．１重量パーセントないし約３０重量パーセントのドーパントを含む。もし、ドープされた金属酸化物が約０．１重量パーセントないし約１０重量パーセントのドーパントを含むと有利である。
出願人は特定の理論を保持することを望まないが、ドーパントが存在することにより、金属酸化物のバルク中の欠陥及び金属酸化物と隣接した半導体又は金属層間の界面に形成される欠陥が安定化されると確信する。そのような欠陥には、未結合手又は歪結合又は粒界が含まれる。未結合手は、その名称が暗示するように、不完全な結合をもつ原子である。従って、未結合手（ここではトラップ準位とも呼ぶ）は望ましくない。歪結合は、界面の物理的な性質から、ある種の歪を受けた結合である。これらの歪んだ結合は、より容易に切断され、未結合手を生じる。従って、歪んだ結合も望ましくない。
未結合手及び歪結合の数を減らし、バルク材料中及び誘電体材料と隣接する層との間の界面における粒界を安定させることは有利である。なぜなら、そのような減少により、誘電体材料の電気的特性が改善されるからである。先に述べたドーパントを、ここで述べた誘電体材料に添加することにより、実際にこれらの好ましくない欠陥が減少するというのが、出願人の確信するところである。金属酸化物中に導入されるドーパントの量は、誘電体材料の所望の電気的特性に依存するであろう。出願人は本発明のドープされた誘電体材料は、ドーパントに対する酸化物形成のエネルギーが、酸化後ドープされる金属に対する酸化物形成のエンタルピーより小さいため、有利であると確信する。
たとえば、アルミニウム酸化物に対する形成のエンタルピーは、−３９０kcal/molである。ジルコニウム酸化物に対する形成のエンタルピーは、−２６６kcal/molである。シリコン酸化物に対する形成のエンタルピーは、−２１７kcal/molである。アルミニウム酸化物材料の層は、ある数の未結合手、歪結合、及び粒界をバルク材料及び誘電体材料及び隣接する層との界面に含む。もしアルミニウム酸化物の同じ層に、ジルコニウム又は他のＩＶ族金属をドープするなら、バルク材料中及び誘電体材料と隣接する層間の界面における未結合手、歪結合及び粒界の数は減少する。出願人は、金属酸化物（たとえばアルミニウム酸化物）の形成より、ドーパント酸化物（たとえばジルコニウム酸化物）の形成に適した反応熱力学の結果であると確信する。バルク材料中及び誘電滞在量感の界面における未結合手、歪結合及び粒界は、同程度には形成されない。なぜなら、ドーパント（たとえばジルコニウム）がこれらの発生しうる欠陥の位置において、酸素と反応でき、それによりそれらの少くとも一部が取り除かれるからである。その結果、誘電体材料の特性は、アンドープの誘電体材料より改善される。
先に述べたように、本発明の誘電体材料は、さまざまな電子デバイス及び電子部品中で用いられる。
本発明の一実施例において、ドープされた誘電体材料はＭＯＳＦＥＴデバイス中のゲート誘電体材料である。そのようなデバイスが、図１に概略的に描かれている。ＭＯＳＦＥＴ（１０）はソース（１１）、ドレイン（１２）及びゲート（１３）をもつ。ゲート（１３）は側壁スペーサ（１４）及び（１５）の間に配置されている。ソース（１１）及びドレイン（１２）は側壁スペーサ（１４）及び（１５）に関する接触から、各フィールド酸化物領域（１６）及び（１７）まで延びている。ゲート誘電体層（１８）は本発明のドープされた金属酸化物材料である。
本発明の第２の実施例において、ドープされた誘電体材料は、フラッシュＥＰＲＯＭデバイスのＩＰＤである。そのようなデバイスが、図２に示されている。デバイスは中に形成されたソース（１１２）、ドレイン（１１４）及びチャネル領域（１１６）を有する基板（１１０）上に形成された二酸化シリコン（ＳｉＯ２）の層をもつ。酸化物は当業者にはよく知られたＯ２及びＮ２Ｏのような通常の雰囲気中での炉酸化及び急速熱酸化（ＲＴＯ）といった従来の技術によって形成される。
ポリシリコンフローティングゲート（１２２）が、ゲート酸化物層（１２０）上に形成される。ポリシリコン層（１２２）は化学気相堆積（ＣＶＤ）のような従来の技術を用いて形成される。ポリシリコン層（１２２）の厚さは、設計上の選択である。典型的な場合、フローティングゲートの厚さは、約５０ｎｍないし約１００ｎｍである。
ＩＰＤ（１２４）は従来の技術を用いて、フローティングゲート上に形成される。典型的な場合、スパッタリング、化学気相堆積又は酸化といった技術が、ＩＰＤ層を形成するために用いられる。先に述べたように、もしＩＰＤ層が少くとも約８の誘電定数をもつが、フローティングゲートからの著しい漏れ電流を生じなければ有利である。この実施例において、ドーパント濃度は許容されない高い漏れ及び許容されない低い降伏強度をもつ材料を生じさせてはならない。
少くとも約１０年間その電荷を、デバイスが保持するためには、ＩＰＤ層を貫く電荷の漏れは、約１０−１４Ａ／cm２以下にすべきである。この実施例において、電荷がフローティングゲート上に保たれるように、低漏れ材料が望ましい。上述の誘電材料は、この要件にあう材料の例である。
制御ゲート（１２６）はＩＰＤ層（１２４）上に形成された導電性材料の層である。制御ゲートはドープされたポリシリコン、金属シリサイド、チタン窒化物又はポリシリコンと金属シリサイドの二重層である。制御ゲート層はＭＯＳデバイスを作製する従来の技術を用いて形成され、パターン形成される。
この実施例において、本発明のデバイスでは、ＩＰＤ層の材料及び厚さは、低電圧で動作し、フローティングゲート上の電荷を、適切な長期間保持するデバイスが実現されるように選択される。本発明のデバイスにおいて、ＩＰＤ層の材料及び厚さと、トンネル酸化物（ＴＯ）層の厚さは、ＫＩＰＤＥＩＰＤ≒ＫＴＯＥＴＯであるように選択される。この式において、材料の誘電定数はＫで示され、層の電界はＥで示されている。本発明に関しては、ＥＴＯはデバイスが短時間で消去できる雰囲気ができるほど大きいと有利である。この点に関して、ＥＩＰＤ が少くとも約８ＭＶ（メガボルト）／ｃｍであると有利である。また、ＥＩＰＤ が小さければ小さいほど、ＩＰＤの信頼性は高いから、ＥＩＰＤ が小さいと有利である。この点に関して、ＥＩＰＤ が約５ＭＶ／ｃｍより小さいと有利である。ＫＴＯは固定されているから、ＫＩＰＤ が増すと、与えられた制御ゲート上のバイアスに対し、またトンネル酸化物及びＩＰＤに対し、ＥＴＯは増加する。
本発明の第３の実施例において、ＤＲＡＭデバイスの蓄積容量中で誘電体材料が用いられる。本発明の第４の実施例において、誘電体材料は線形容量中で用いられる。他の集積及び個別容量用に、本発明の誘電体材料を用いることも考えられる。
上述の実施例において、誘電体材料は１種のドーパントを含む単一の層として述べてきた。しかし、誘電体層が材料の１ないし複数の個別の層を含むことも考えられる。多層の実施例において、層の少くとも１つは、先に述べたようにドープされている。当業者は１つの層を所望の誘電体層を作るために用い、１つの層を誘電体層と隣接した層間の界面を改善するために用いる時、多層構造は有用であることを認識するであろう。同様に、ドープされた層は１ないし複数のドーパントを含むことも考えられる。たとえば、第１のドーパントは金属酸化物の誘電特性を改善するために、金属酸化物中に添加し、第２のドーパントは誘電体材料と誘電体層に隣接した材料間の界面を改善するために添加できる。
実施例１
ドープ及びアンドープアルミニウム酸化物のいくつかの薄膜を形成した。用いたドーパントはジルコニウム及びシリコンである。薄膜は６インチシリコンウエハ上に形成した。金属酸化物薄膜を基板上に形成する前に、フッ化水素酸の水溶液（１５：１ＨＦ）を用いて、基板を清浄化した。清浄化後、それ以上自然の酸化物が成長しないように、シリコン基板をロードロック真空容器中に置いた。
ドープ及びアンドープアルミニウム酸化物のいくつかの薄膜を形成した。用いたドーパントはジルコニウム及びシリコンである。薄膜は６インチシリコンウエハ上に形成した。金属酸化物薄膜を基板上に形成する前に、フッ化水素酸の水溶液（１５：１ＨＦ）を用いて、基板を清浄化した。清浄化後、それ以上自然の酸化物が成長しないように、シリコン基板をロードロック真空容器中に置いた。
アルゴン／酸素雰囲気中での反応性スパッタリングを用いて、ドープ及びアンドープアルミニウム酸化物薄膜を基板上に形成した。重量で１パーセントのシリコンを一様に分布させたアルミニウムターゲットを、シリコンドープ薄膜を形成するために用いた。０．５重量パーセントのジルコニウムを一様に分布させたアルミニウムターゲットを、ジルコニウムドープ薄膜を形成するために用いた。高純度（９９．９重量パーセント）アルミニウムターゲットを、アンドープアルミニウム酸化物薄膜を形成するために用いた。
薄膜は所望のターゲットをスパッタ室中に置くことにより形成した。次に、アルゴン及び酸素を容器中に導入した。約１ｋＷないし約２ｋＷの範囲で、交流（ＡＣ）パワーを陰極と陽極間に印加することにより、プラズマグローを成長させた。（用いる具体的な電流は、用いるシステムに依存する。）ターゲットの表面を酸化するために、堆積前にターゲットに焼き入れを行った。焼き入れが完了したことを確かめるために、電流及び電圧をモニターした。
金属酸化物薄膜を上にスパッタ堆積する間、基板は３８０℃に保った。堆積速度は１．１Å／秒であった。得られる薄膜の厚さは、ウエハの表面上で２パーセント以内で変化した。酸素及びアルゴン流速は、マスフローコントローラを用いて薄膜堆積中制御した。
各薄膜の厚さは、約１０ｎｍであった。薄膜の各型の１つは、続いて５５０℃に置いて窒素雰囲気中で３０分間アニールした。薄膜の各型の第２のものは、続いて５５０℃において酸素雰囲気中で３０分間アニールした。
各種薄膜を貫く漏れ電流は、当業者に周知の標準的な電流−電圧（Ｉ−Ｖ）試験を用いて測定した。印加した電圧は１．５ＭＶ（メガボルト）／ｃｍであった。薄膜の表面積は、１０００μｍ２ であった。５５０℃でアニールした薄膜についての結果は、図２に報告されている。図２はアンドープ薄膜を貫く漏れ電流は、シリコン又はジルコニウムをドープしたアルミニウム酸化物薄膜中の漏れ電流より、１桁以上大きいことを示している。酸素雰囲気中でアニールした薄膜の漏れ電流特性は、窒素雰囲気中でアニールした薄膜の漏れ特性と実質的に同一であった。８００℃でアニールした薄膜とアニールしない薄膜は、同様な傾向を示した。
各種薄膜の界面とラップ密度は、当業者には周知の標準的な容量−電圧（Ｃ−Ｖ）準静的法を用いて測定した。薄膜の表面積は１００μｍ２ であった。結果は図３に示されている。図３はアンドープ薄膜の界面状態密度は、シリコン又はジルコニウムをドープしたアルミニウム酸化物薄膜中の界面状態密度より、１桁以上大きかった。
１０ ＭＯＳＦＥＴ
１１ ソース
１２ ドレイン
１３ ゲート
１４，１５ 側壁スペーサ
１６，１７ フィールド酸化物領域
１１０ 基板
１１２ ソース
１１４ ドレイン
１１６ チャネル領域
１２０ ゲート酸化物層
１２２ フローティングゲート，ポリシリコン層
１２４ ＩＰＤ，ＩＰＤ層
１２６ 制御ゲート
１１ ソース
１２ ドレイン
１３ ゲート
１４，１５ 側壁スペーサ
１６，１７ フィールド酸化物領域
１１０ 基板
１１２ ソース
１１４ ドレイン
１１６ チャネル領域
１２０ ゲート酸化物層
１２２ フローティングゲート，ポリシリコン層
１２４ ＩＰＤ，ＩＰＤ層
１２６ 制御ゲート
Claims (9)
- 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイスの製造方法であって、
ジルコニウム、シリコン、チタン及びハフニウムからなる郡より選択された少なくとも一つのＩＶ族元素でドープし、前記ドーピング後に前記ＩＶ族元素をその状態において酸化して、酸化アルミニウム酸化物、イットリウム酸化物、五酸化タンタル、バナジウム酸化物から成る類から郡より選択された金属酸化物を含む前記誘電材料を形成する工程を含み、
前記ドーパントの量は、０．１重量パーセントないし３０重量パーセントであり、
前記ドーパントの存在は金属酸化物のバルク中の欠陥及び前記金属酸化物と隣接する半導体又は金属層の界面に形成する欠陥を安定化する、
集積回路デバイスの製造方法。 - 前記ドーパントの量は誘電体材料の０．１重量パーセントないし１０重量パーセントである請求項１記載の集積回路デバイスの製造方法。
- 部品はＭＯＳデバイスで、誘電体材料はＭＯＳデバイスのゲート誘電体である請求項１記載の集積回路デバイスの製造方法。
- 部品はＭＩＳデバイスで、誘電体材料はＭＩＳデバイスのゲート誘電体である請求項１記載の集積回路デバイスの製造方法。
- 部品は不揮発性メモリデバイスで、誘電体材料は不揮発性メモリデバイスのポリ間誘電体層である請求項１記載の集積回路デバイスの製造方法。
- 部品がダイナミックランダムアクセスメモリデバイス用の容量である請求項１記載の集積回路デバイスの製造方法。
- 部品が線形容量で、誘電体材料は容量誘電体材料である請求項１記載の集積回路デバイスの製造方法。
- 前記金属酸化物は第１の酸化物形成エネルギーをもち、前記ＩＶ郡元素の酸化物は第２の酸化物形成エネルギーをもち、前記第１の酸化物形成エネルギーは、前記第２の酸化物形成エネルギーより大きい請求項１記載の集積回路デバイスの製造方法。
- 誘電体材料は多層構造で、層の少くとも１つは、ドープされた金属酸化物層である請求項１記載の集積回路デバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/041,434 US5923056A (en) | 1996-10-10 | 1998-03-12 | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials |
| US09/041434 | 1998-03-12 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008139084A Division JP2008252118A (ja) | 1998-03-12 | 2008-05-28 | ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013093589A true JP2013093589A (ja) | 2013-05-16 |
| JP5650185B2 JP5650185B2 (ja) | 2015-01-07 |
Family
ID=21916496
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11065742A Pending JPH11297867A (ja) | 1998-03-12 | 1999-03-12 | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス |
| JP2008139084A Pending JP2008252118A (ja) | 1998-03-12 | 2008-05-28 | ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス |
| JP2012269037A Expired - Fee Related JP5650185B2 (ja) | 1998-03-12 | 2012-12-10 | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11065742A Pending JPH11297867A (ja) | 1998-03-12 | 1999-03-12 | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス |
| JP2008139084A Pending JP2008252118A (ja) | 1998-03-12 | 2008-05-28 | ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセス |
Country Status (2)
| Country | Link |
|---|---|
| JP (3) | JPH11297867A (ja) |
| KR (1) | KR100319571B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604536B1 (ko) * | 1999-12-24 | 2006-07-24 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 산화막 형성방법 |
| KR100373165B1 (ko) * | 1999-12-24 | 2003-02-25 | 주식회사 하이닉스반도체 | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 |
| US7419903B2 (en) | 2000-03-07 | 2008-09-02 | Asm International N.V. | Thin films |
| EP1266054B1 (en) * | 2000-03-07 | 2006-12-20 | Asm International N.V. | Graded thin films |
| JP2001257344A (ja) | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| KR100390831B1 (ko) * | 2000-12-18 | 2003-07-10 | 주식회사 하이닉스반도체 | 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법 |
| JP4895430B2 (ja) | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8253183B2 (en) | 2001-06-28 | 2012-08-28 | Samsung Electronics Co., Ltd. | Charge trapping nonvolatile memory devices with a high-K blocking insulation layer |
| US20060180851A1 (en) | 2001-06-28 | 2006-08-17 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
| US7253467B2 (en) | 2001-06-28 | 2007-08-07 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| KR100440777B1 (ko) * | 2001-11-12 | 2004-07-21 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100655780B1 (ko) | 2004-12-20 | 2006-12-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 제조 방법 |
| KR100623177B1 (ko) | 2005-01-25 | 2006-09-13 | 삼성전자주식회사 | 높은 유전율을 갖는 유전체 구조물, 이의 제조 방법, 이를포함하는 불휘발성 반도체 메모리 장치 및 그 제조 방법 |
| KR100648632B1 (ko) | 2005-01-25 | 2006-11-23 | 삼성전자주식회사 | 높은 유전율을 갖는 유전체 구조물의 제조 방법 및 이를 포함하는 반도체 소자의 제조 방법 |
| JP4719035B2 (ja) | 2006-03-13 | 2011-07-06 | 株式会社東芝 | 不揮発性半導体メモリ装置及びその製造方法 |
| JP2007053392A (ja) * | 2006-10-02 | 2007-03-01 | Toshiba Corp | Ｍｉｓ型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 |
| JP5060110B2 (ja) | 2006-11-27 | 2012-10-31 | 株式会社東芝 | 不揮発性半導体メモリ装置及びその製造方法 |
| KR101172457B1 (ko) * | 2008-04-28 | 2012-08-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 유전층을 포함하는 나노클러스터를 형성하는 방법 및 그러한 층을 포함하는 장치 |
| KR102014132B1 (ko) | 2017-11-28 | 2019-08-26 | 광운대학교 산학협력단 | 고성능 ｉｇｚｏ ｔｆｔ를 위한 저온 용액 공정 기반의 고품질 ａｌ２ｏ３ ｂｎ 절연막 제조 방법 및 그 ｉｇｚｏ ｔｆｔ |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147470A (en) * | 1980-04-17 | 1981-11-16 | Nec Corp | Semiconductor device |
| JPS58220457A (ja) * | 1982-06-11 | 1983-12-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 誘電体材料の形成方法 |
| JPS632363A (ja) * | 1986-06-20 | 1988-01-07 | Nec Corp | 容量膜 |
| JPS6450428A (en) * | 1987-08-20 | 1989-02-27 | Tokyo Noukou Univ | Oxide thin film having high permittivity and formation thereof |
| JPH01225148A (ja) * | 1988-03-04 | 1989-09-08 | Toshiba Corp | 誘電体薄膜及びその製造方法 |
| JPH046833A (ja) * | 1990-04-25 | 1992-01-10 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH04359557A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
| JPH0629553A (ja) * | 1984-11-21 | 1994-02-04 | Rohm Corp | メモリー装置 |
| JPH06196654A (ja) * | 1992-08-07 | 1994-07-15 | Samsung Electron Co Ltd | 半導体メモリ装置及びその製造方法 |
| JPH0794678A (ja) * | 1993-06-28 | 1995-04-07 | Yasuo Tarui | キャパシタおよびその形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722183B2 (ja) * | 1981-10-09 | 1995-03-08 | 富士通株式会社 | 半導体装置用誘電体層の製造方法 |
| JPS61156865A (ja) * | 1984-12-28 | 1986-07-16 | Nec Corp | 半導体装置 |
| JPH0656877B2 (ja) | 1987-09-10 | 1994-07-27 | シャープ株式会社 | 酸化タンタル薄膜の製造方法 |
| JPH06188420A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 絶縁層薄膜、及びそれを用いたｔｆｔ液晶表示装置 |
-
1999
- 1999-03-11 KR KR1019990008028A patent/KR100319571B1/ko not_active IP Right Cessation
- 1999-03-12 JP JP11065742A patent/JPH11297867A/ja active Pending
-
2008
- 2008-05-28 JP JP2008139084A patent/JP2008252118A/ja active Pending
-
2012
- 2012-12-10 JP JP2012269037A patent/JP5650185B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147470A (en) * | 1980-04-17 | 1981-11-16 | Nec Corp | Semiconductor device |
| JPS58220457A (ja) * | 1982-06-11 | 1983-12-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 誘電体材料の形成方法 |
| JPH0629553A (ja) * | 1984-11-21 | 1994-02-04 | Rohm Corp | メモリー装置 |
| JPS632363A (ja) * | 1986-06-20 | 1988-01-07 | Nec Corp | 容量膜 |
| JPS6450428A (en) * | 1987-08-20 | 1989-02-27 | Tokyo Noukou Univ | Oxide thin film having high permittivity and formation thereof |
| JPH01225148A (ja) * | 1988-03-04 | 1989-09-08 | Toshiba Corp | 誘電体薄膜及びその製造方法 |
| JPH046833A (ja) * | 1990-04-25 | 1992-01-10 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH04359557A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
| JPH06196654A (ja) * | 1992-08-07 | 1994-07-15 | Samsung Electron Co Ltd | 半導体メモリ装置及びその製造方法 |
| JPH0794678A (ja) * | 1993-06-28 | 1995-04-07 | Yasuo Tarui | キャパシタおよびその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990077767A (ko) | 1999-10-25 |
| KR100319571B1 (ko) | 2002-01-09 |
| JPH11297867A (ja) | 1999-10-29 |
| JP2008252118A (ja) | 2008-10-16 |
| JP5650185B2 (ja) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5650185B2 (ja) | 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス | |
| US5923056A (en) | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US7193280B2 (en) | Indium oxide conductive film structures | |
| JP3833841B2 (ja) | 半導体装置及びその製造方法 | |
| US6566186B1 (en) | Capacitor with stoichiometrically adjusted dielectric and method of fabricating same | |
| KR100360413B1 (ko) | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 | |
| US6586796B2 (en) | Capacitor with high dielectric constant materials | |
| JP4486735B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| US20010032992A1 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| JP4063570B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| KR100559136B1 (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| US20050215005A1 (en) | Capacitor with stoichiometrically adjusted dielectric and method of fabricating same | |
| KR100580771B1 (ko) | 플래쉬 메모리소자의 형성방법 | |
| JPH06232344A (ja) | 半導体装置のキャパシタ | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| Han et al. | Effects of post-deposition annealing on the electrical properties and reliability of ultrathin chemical vapor deposited Ta/sub 2/O/sub 5/films | |
| KR100219518B1 (ko) | 반도체 장치 커패시터의 제조방법 | |
| KR100231604B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100538074B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR960010001B1 (ko) | 반도체 기억 장치의 제조방법 | |
| JPH05235264A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5650185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |