JPH046833A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH046833A
JPH046833A JP2107354A JP10735490A JPH046833A JP H046833 A JPH046833 A JP H046833A JP 2107354 A JP2107354 A JP 2107354A JP 10735490 A JP10735490 A JP 10735490A JP H046833 A JPH046833 A JP H046833A
Authority
JP
Japan
Prior art keywords
film
ta2o5
capacitor
sio2
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2107354A
Other languages
English (en)
Other versions
JP2933351B2 (ja
Inventor
Masaki Yoshimaru
正樹 吉丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2107354A priority Critical patent/JP2933351B2/ja
Publication of JPH046833A publication Critical patent/JPH046833A/ja
Application granted granted Critical
Publication of JP2933351B2 publication Critical patent/JP2933351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、DRAMのようにキャパシタを有する半導
体素子の製造方法に係り、特にキャパシタの絶縁膜(誘
電体膜)の製造方法に関するものである。
(従来の技術) キャパシタを有する半導体素子において、キャパシタの
絶縁膜としては現在、LPCVD法により形成されたs
i、11.膜が主に使用されているが、文献「応用物理
Vol 58. Na 111989 P1622〜P
1628 Jに示されるようにタンタル酸化膜(Ta2
O5膜)のキャパシタ絶縁膜への適用が広く検討されて
いる。
その場合、Ta、O,膜は前記文献のP 1623 r
 3゜Ta205膜の生成」に示されるように反応性ス
バ。
り法、熱酸化法、CVD法により形成できる。反応性ス
パッタ法では、アルゴンと酸素の混合ガス中で高周波プ
ラズマを発生させ、TaのターゲットをスパツクしてT
a、Os膜を形成する。熱酸化法では、通常、金属Ta
をスパッタ法などによって31基板上に形成した後、酸
素を含む雰囲気中で加熱することによってTag’s膜
を形成する。CVD法では、タンクルペントエトキシ(
Tax(OCztls)s)などの有機物を酸化性雰囲
気中で加熱することにより400〜500℃でTag’
s膜形成が可能である。
(発明が解決しようとする課題) しかしながら、上記従来技術によるTa205膜では、
前記文献のP 1625 r4.4熱的安定性」に開示
されるように、約650℃程度の熱処理により結晶化を
おこし、そのためTa、05膜の結晶粒界にピンホール
が発生し、実用化が困難であった。
この発明は、以上述べた熱処理によりピンホールが発生
するという従来のTa、O,膜の欠点を除去し、高温熱
処理を行っても再結晶化によるピンホールの発生の少な
い良質なTa2O5 [をキャパシタ絶縁膜として形成
できる半導体素子の製造方法を提供することを目的とす
る。
(課題を解決するための手段) この発明は半導体素子の製造方法、特にキャパシタの製
造方法において、キャパシタ絶縁膜であるTa105膜
の形成時、微量の5iO1をTa1ls 11Kに混入
させるようにしたものである。
(作 用) TazJ膜にSiQ□を含有させると、Ta205膜の
結晶化温度が上昇し、したがって、その後、高温熱処理
があってもTa、O@膜の再結晶化が起らずピンホール
が発生せず、第2図に示すようにTa2O5 l!J(
キャパシタ絶縁膜)の耐圧劣化はおこりにくくなる。
Ta2O5 IIIに対するSingの含有量(Sin
g/ Ta2O5)は0.1%〜10%程度とする。
(実施例) Ta2O5 Hの成膜方法としては、主にスパッタ法と
CVD法とがある。第1図のこの発明の一実施例として
は、スパッタ法の場合について述べる。
まず第1図(alに示すように、シリコン基板ll上に
下地絶縁膜としてシリコン酸化膜12を形成し、その上
にキャパシタの下部電極となるポリシリコン膜13を選
択的に形成する。
次に、ポリシリコン膜13上を含む全面にキャパシタ絶
縁膜として第1図(b)に示すようにTa2O5膜14
を20〜100人程度の厚中間形成する。
このTa2O5膜14は、具体的には、Taターゲット
を用いて、反応チャンバー内に酸素を5%から40K程
度含有したArを流し、チャンバー内圧力を数mから数
十m Torrとして、反応性スパッタを行うことによ
り形成される。その時、ここでは、Siターゲットを用
いて同時にコスパフタを行うことにより、Taz05膜
14中にSiO□を含有させる。
SiO□/τa□0.は0.1%から10K程度とする
。そして、このようにしてTa2O5膜14中にSiJ
を含有させることにより、Taz05膜14の膜島4温
度は上昇し、したがって、その後、高温熱処理があって
もTaxe、膜14の再結晶化が起らずピンホールが発
生せず、第2図に示すかごと<Ta21s WAの耐圧
劣化は起りにくくなる。
なお、CVD法でTa2O5膜を形成する場合は、反応
ガスとしてタンクルペントエトキシ(Tax(OCzH
s) s)とシラン(34g4)とを酸化性雰囲気中で
加熱することで、Singを含有したTa1Os膜の形
成が可能となる。
次に、SiO!を含むTa2O5 wA14上に同第1
図〜)に示すようにポリシリコン膜15をキャパシタの
上部電極形成膜として形成する。
その後、このポリシリコン膜15と5t(h含有Ta2
O5 II 14を第1図(C1に示すようにバターニ
ングして、キャパシタの上部電極と、同形状のキャパシ
タ絶縁膜を下部電極(ポリシリコンM13)上に形成す
ることで、キャパシタを完成させる。
(発明の効果) 以上説明したように、この発明の製造方法によれば、キ
ャパシタの絶縁膜としてのTa2O5 l!にSiO2
を含有させることにより、その結晶化温度を上げたので
、以後半導体プロセス中に高温熱処理がはいっても、T
a、O,膜が結晶化してピンホールが発生して耐圧が劣
化することがなくなり、良好な特性のキャパシタ絶縁膜
、延いては良好な特性のキャパシタを形成できる。
【図面の簡単な説明】
第1図はこの発明の半導体素子の製造方法の一実施例を
示す工程断面図、第2図はこの発明の方法と従来方法と
によりTa2O5 1!!!!の熱処理温度対耐圧の関
係を示す特性図である。 13・・・ポリシリコン膜、14・・・SiO□含有T
a205膜、15・・・ポリシリコン膜。 杢−を明の一寓杷1列 Tat05膜d熱迅理温崖対町圧 第2 図

Claims (1)

  1. 【特許請求の範囲】  タンタル酸化膜(Ta_2O_5膜)をキャパシタ絶
    縁膜として使用したキャパシタを有する半導体素子の製
    造方法において、 キャパシタ絶縁膜であるTa_2O_5膜の形成時、微
    量のSiO_2をTa_2O_5膜中に混入させること
    を特徴とする半導体素子の製造方法。
JP2107354A 1990-04-25 1990-04-25 半導体素子の製造方法 Expired - Fee Related JP2933351B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2107354A JP2933351B2 (ja) 1990-04-25 1990-04-25 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2107354A JP2933351B2 (ja) 1990-04-25 1990-04-25 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH046833A true JPH046833A (ja) 1992-01-10
JP2933351B2 JP2933351B2 (ja) 1999-08-09

Family

ID=14456939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2107354A Expired - Fee Related JP2933351B2 (ja) 1990-04-25 1990-04-25 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2933351B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005007312A1 (de) * 2003-07-11 2005-01-27 Adolf Würth GmbH & Co. KG Vorrichtung zum herausziehen von beulen
JP2013093589A (ja) * 1998-03-12 2013-05-16 Alcatel-Lucent Usa Inc 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093589A (ja) * 1998-03-12 2013-05-16 Alcatel-Lucent Usa Inc 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス
WO2005007312A1 (de) * 2003-07-11 2005-01-27 Adolf Würth GmbH & Co. KG Vorrichtung zum herausziehen von beulen

Also Published As

Publication number Publication date
JP2933351B2 (ja) 1999-08-09

Similar Documents

Publication Publication Date Title
JPH0458688B2 (ja)
JPH10247723A (ja) 半導体装置のキャパシタの製造方法
JPH046833A (ja) 半導体素子の製造方法
JPH0556872B2 (ja)
JPS63304670A (ja) 薄膜半導体装置の製造方法
JPH0422127A (ja) 薄膜トランジスタの製造方法
JP2008022021A (ja) 半導体装置の製造方法
JPS6312152A (ja) 半導体装置およびその製造方法
JPH0294476A (ja) 半導体装置のゲート電極の製造方法
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPS61133636A (ja) 半導体装置の製造方法
JPS59103375A (ja) シヨツトキ−接合を有する半導体装置の製造方法
JPH08293581A (ja) 強誘電体薄膜キャパシタ
JPS60160155A (ja) 半導体装置の製造方法
JPS62286282A (ja) 薄膜トランジスタの製造方法
JP3466638B2 (ja) 薄膜トランジスタ及びその製造方法
JPS61133657A (ja) 半導体装置の製造方法
JPS60160667A (ja) 半導体装置の製造方法
JP2538664B2 (ja) 半導体装置の製造方法
JPH0316214A (ja) 絶縁膜の製造方法
JPH0273669A (ja) 半導体装置
JPH0487341A (ja) 多結晶シリコン薄膜トランジスタの製造方法
KR920008038B1 (ko) 실리콘 기판위의 PbTiO3 박막 제조방법
JPH0626212B2 (ja) 半導体装置の製造方法
JPH05218422A (ja) 薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees