JP2008022021A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008022021A JP2008022021A JP2007225051A JP2007225051A JP2008022021A JP 2008022021 A JP2008022021 A JP 2008022021A JP 2007225051 A JP2007225051 A JP 2007225051A JP 2007225051 A JP2007225051 A JP 2007225051A JP 2008022021 A JP2008022021 A JP 2008022021A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ruthenium
- initial
- film formation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】被覆段差性に優れ、なおかつ低コストで半導体装置を製造する方法を提供する。
【解決手段】ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜または酸化ルテニウム膜を成膜する工程を有し、前記成膜する工程は、基板上にルテニウム膜または酸化ルテニウム膜を成膜する初期成膜工程と、前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜または酸化ルテニウム膜を成膜する本成膜工程とを有し、前記本成膜工程よりも前記初期成膜工程の方が成膜速度が大きくなるようにして成膜を行うと共に、前記初期成膜工程と前記本成膜工程とを同一反応室内で連続して行うことを特徴とする。
【選択図】図1
【解決手段】ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜または酸化ルテニウム膜を成膜する工程を有し、前記成膜する工程は、基板上にルテニウム膜または酸化ルテニウム膜を成膜する初期成膜工程と、前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜または酸化ルテニウム膜を成膜する本成膜工程とを有し、前記本成膜工程よりも前記初期成膜工程の方が成膜速度が大きくなるようにして成膜を行うと共に、前記初期成膜工程と前記本成膜工程とを同一反応室内で連続して行うことを特徴とする。
【選択図】図1
Description
この発明は、基板上にルテニウム膜または酸化ルテニウム膜を形成するための半導体装置の製造方法に関するものである。
次世代のDRAM電極の候補であるルテニウム膜の成膜についてはスパッタリングによる成膜が技術的に確立しており、研究レベルでは多く使用されている。しかし、上記のスパッタリングによる成膜は、被覆段差性に劣るという欠点があるため、量産プロセスには被覆段差性の優れた熱CVD法の適用が望まれており、開発が盛んに行われている。
熱CVD法において、成膜用の原料は、一般的に有機金属の液体や有機金属の粉末を溶媒に溶解した溶液の形態であり、これらは気化器やバブリングにより気化され、基板上に供給される。なお原料としては、ビスエチルシクロペンタジエニルルテニウム(Ru(C2H5C5H4)2)が例示される。
一般的に、ルテニウム膜または酸化ルテニウム膜は、シリコン酸化膜、シリコン窒化膜等の層間絶縁膜や、TiN、TiO2、WN膜等のバリアメタルの上部に成膜されている。
しかしながら、このような下地膜上では、とくにビスエチルシクロペンタジエニルルテニウムと酸素を原料とし、熱CVD法によりルテニウム膜または酸化ルテニウム膜を成膜した場合、堆積遅れが生じるという欠点がある。一方、上記原料を用いた場合の被覆段差性は、300℃付近(290〜330℃)の成膜温度条件が良好であるが、この温度では堆積遅れが生じ所望の膜厚を形成するのに時間がかかるため量産には適さない。
また、330℃を超えた高温で成膜を行うと膜形成時間は短縮されるが、逆に被覆段差性が悪くなる欠点がある。
一方、熱CVD法により基板上にルテニウム膜または酸化ルテニウム膜を成膜する場合、予め基板上にスパッタリング装置にてルテニウムまたは酸化ルテニウム膜を成膜すれば、300℃付近においても堆積遅れが生じないが、2つの反応炉が必要となり、スループットの低下、設備費の増大が欠点となる。
したがってこの発明の目的は、被覆段差性に優れ、スループットの高い、なおかつ低コストで半導体装置を製造することのできる方法の提供にある。
上述した課題を解決するため、この発明は、ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜または酸化ルテニウム膜を成膜する工程を有し、前記成膜する工程は、基板上にルテニウム膜または酸化ルテニウム膜を成膜する初期成膜工程と、前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜または酸化ルテニウム膜を成膜する本成膜工程とを有し、前記本成膜工程よりも前記初期成膜工程の方が成膜速度が大きくなるようにして成膜を行うと共に、前記初期成膜工程と前記本成膜工程とを同一反応室内で連続して行うことを特徴とする半導体装置の製造方法を提供する。
また、この発明は、ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜または酸化ルテニウム膜を成膜する工程を有し、前記成膜する工程は、基板上にルテニウム膜または酸化ルテニウム膜を成膜する初期成膜工程と、前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜または酸化ルテニウム膜を成膜する本成膜工程と、を有し、前記本成膜工程と前記初期成膜工程の成膜温度を等しくすると共に、前記本成膜工程よりも前記初期成膜工程の方が成膜圧力が高くなるように、またルテニウム原料流量に対する酸素含有ガス流量の比が大きくなるようにして成膜を行うことを特徴とする半導体装置の製造方法を提供する。
また、この発明は、ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜を成膜する工程を有し、前記成膜する工程は、基板上にルテニウム膜を成膜する初期成膜工程と、前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜を成膜する本成膜工程と、を有し、前記本成膜工程よりも前記初期成膜工程の方が成膜速度が大きくなるようにして成膜を行うと共に、前記初期成膜工程と前記本成膜工程とを同一反応室内で連続して行うことを特徴とする半導体装置の製造方法を提供する。
また、この発明は、ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜を成膜する工程を有し、前記成膜する工程は、基板上にルテニウム膜を成膜する初期成膜工程と、前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜を成膜する本成膜工程と、を有し、前記本成膜工程と前記初期成膜工程の成膜温度を等しくすると共に、前記本成膜工程よりも前記初期成膜工程の方が成膜圧力が高くなるように、またルテニウム原料流量に対する酸素含有ガス流量の比が大きくなるようにして成膜を行うことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、被覆段差性に優れ、なおかつ低コストで量産性よく半導体装置を製造することのできる方法が提供される。
この発明の実施の形態における半導体装置の製造方法は、ルテニウム液体原料を気化したガスと酸化含有ガスとを用いて、基板上にルテニウム膜または酸化ルテニウム膜を成膜する初期成膜工程と、初期成膜工程において形成したルテニウム膜または酸化ルテニウム膜を下地としてルテニウム膜または酸化ルテニウム膜を成膜する本成膜工程とを有している。
初期成膜工程において堆積遅れの生じない条件でルテニウム膜または酸化ルテニウム膜を形成する。本成膜工程においては、初期成膜工程で形成されたルテニウム膜または酸化ルテニウム膜上に成膜するので、堆積遅れは生じない。よって、被覆段差性が良好な条件にてルテニウム膜又は酸化ルテニウム膜を形成すれば、堆積遅れを生じることなく、被覆段差性の良好なルテニウム膜または酸化ルテニウム膜を形成することができる。
初期成膜工程における好適な成膜条件、すなわち、堆積遅れの生じない成膜条件としては、温度300〜350℃、最適には315℃、圧力667Pa〜3999Pa(5Torr〜30Torr)、ルテニウム液体原料流量0.01〜0.1ccm、酸素含有ガス流量500〜3000sccm、成膜時間30〜180秒、より好ましくは30〜120秒が例示される。また、初期成膜工程における上記成膜条件を、目的に応じて適宜決定すれば、ルテニウム膜または酸化ルテニウム膜のいずれの成膜も可能である。
本成膜工程における好適な成膜条件、すなわち、被覆段差性が良好となる成膜条件としては、温度290〜330℃、圧力67Pa〜1333Pa(0.5Torr〜10Torr)、ルテニウム液体原料流量0.01〜0.1ccm、酸素含有ガス流量5〜200sccm、成膜時間60〜300秒が例示される。また、本成膜工程における上記成膜条件を目的に応じて適宜決定すれば、ルテニウム膜または酸化ルテニウム膜のいずれの成膜も可能である。以上に説明した初期成膜工程および本成膜工程のタイミングチャートとプロセス条件(温度、圧力、酸素流量、ルテニウム液体原料流量)を、図7に示す。
なお、上記の初期成膜工程および本成膜工程における成膜条件は、初期成膜工程よりも本成膜工程の方が被覆段差性が良好となるように、すなわち本成膜工程よりも初期成膜工程の方が成膜速度が大きくなるように、又は本成膜工程よりも初期成膜工程の方が温度が高くなるように、又は圧力が高くなるように、又はルテニウム液体原料流量に対する酸素含有ガス流量の比が大きくなるように設定するのが、初期成膜工程における堆積遅れの防止、本成膜工程における被覆段差性向上の観点から好ましい。また、初期成膜工程と本成膜工程は、同一反応室内で連続して行うのがコスト面、すなわち、スループット、設備費等の点から望ましい。
初期成膜工程で設けられる膜厚は、例えば5〜15nmであり、本成膜工程で設けられる膜厚は、例えば10〜50nmが望ましい。
またその他の条件は、従来公知の熱CVD法における条件を適宜設定することができる。
本発明においてルテニウム膜または酸化ルテニウム膜の下に必要に応じて設けられる下地膜は、とくに制限されないが、例えばSiO2、Si3N4、TiN、TiO2、WN、Ta2O5、TiAlN、BST、ポリシリコン等が挙げられる。
本発明で使用されるルテニウム液体原料は、用途に応じて様々な種類から適宜選択可能であるが、例えばビスエチルシクロペンタジエニルルテニウムが代表的である。また、本発明で使用される酸素含有ガスは、用途に応じて様々な種類から適宜選択可能であるが、例えば、酸素(O2),オゾン(O3)が代表的である。
図1〜4は初期成膜工程の成膜条件と本成膜工程後に得られたルテニウム膜のシート抵抗との関係を示す。ここで、シート抵抗と膜厚は反比例の関係に有り、シート抵抗が小さい程、膜厚は厚いことになり、堆積遅れが生じにくいと考えられる。
図1は、初期成膜工程の温度と、本成膜工程後に得られたルテニウム膜のシート抵抗Rs(Ω/□)との関係を説明するための図である。図1において、初期成膜工程における温度以外の成膜条件は、圧力2527Pa(19Torr)、ルテニウム液体原料(ビスエチルシクロペンタジエニルルテニウム)流量0.066ccm、酸素含有ガス(酸素)流量1500sccm、成膜時間180秒とし、また成膜の下地としては絶縁膜であるSiO2を使用した。初期成膜工程で得た膜厚は、5〜15nmに設定した。本成膜工程における成膜条件は、温度300℃、圧力67Pa(0.5Torr)、ルテニウム液体原料(ビスエチルシクロペンタジエニルルテニウム)流量0.066ccm、酸素含有ガス(酸素)流量160sccm、成膜時間240秒とした。本成膜工程で得た膜厚は、20〜30nmに設定した(実験は、複数の膜厚について行った)。図1から、本成膜工程よりも初期成膜工程の方が温度がより高くなるように成膜条件を設定すれば、シート抵抗が小さくなることから堆積遅れが改善されることがわかる。
図2は、初期成膜工程の圧力と、本成膜工程後に得られたルテニウム膜のシート抵抗Rs(Ω/□)との関係を説明するための図である。図2において、初期成膜工程における圧力以外の成膜条件は、温度300℃、ルテニウム液体原料(ビスエチルシクロペンタジエニルルテニウム)流量0.066ccm、酸素含有ガス(酸素)流量1500sccm、成膜時間180秒とし、また成膜の下地としては絶縁膜であるSiO2を使用した。初期成膜工程で得た膜厚は、5〜15nmに設定した。本成膜工程における成膜条件は、温度300℃、圧力67Pa(0.5Torr)、ルテニウム液体原料(ビスエチルシクロペンタジエニルルテニウム)流量0.066ccm、酸素含有ガス(酸素)流量160sccm、成膜時間240秒とした。本成膜工程で得た膜厚は、20〜30nmに設定した(実験は、複数の膜厚について行った)。なお、図中、圧力が10Torrのところで、Range over となっているが、これは、シート抵抗が大きすぎて測定不能であったことを示している。つまり、堆積遅れが著しく、膜がほとんど形成されていないことを示している。図2から、本成膜工程よりも初期成膜工程の方が圧力がより高くなるように成膜条件を設定すれば、シート抵抗が小さくなることから堆積遅れが改善されることがわかる。
図3は、初期成膜工程の酸素含有ガス(酸素)流量と、本成膜工程後に得られたルテニウム膜のシート抵抗Rs(Ω/□)との関係を説明するための図である。図3において、初期成膜工程における酸素流量以外の成膜条件は、温度300℃、圧力2527Pa(19Torr)、ルテニウム液体原料(ビスエチルシクロペンタジエニルルテニウム)流量0.066ccm、成膜時間180秒とし、また成膜の下地としては絶縁膜であるSiO2を使用した。初期成膜工程で得た膜厚は、5〜15nmに設定した。本成膜工程における成膜条件は、温度300℃、圧力67Pa(0.5Torr)、ルテニウム液体原料(ビスエチルシクロペンタジエニルルテニウム)流量0.066ccm、酸素含有ガス(酸素)流量160sccm、成膜時間240秒とした。本成膜工程で得た膜厚は、20〜30nmに設定した(実験は、複数の膜厚について行った)。なお、図中、酸素流量が300sccmのところで Range over となっているが、これは、シート抵抗が大きすぎて測定不能であったことを示している。つまり、堆積遅れが著しく、膜がほとんど形成されていないことを示している。図3から、本成膜工程よりも初期成膜工程の方が酸素含有ガス(酸素)流量がより多くなるように成膜条件を設定すれば、シート抵抗が小さくなることから堆積遅れが改善されることがわかる。
図4は、初期成膜工程のルテニウム液体原料(ビスエチルシクロペンタジエニルルテニウム)流量と、本成膜工程後に得られたルテニウム膜のシート抵抗Rs(Ω/□)との関係を説明するための図である。図4において、初期成膜工程におけるルテニウム液体原料流量以外の成膜条件は、温度300℃、圧力2527Pa(19Torr)、酸素含有ガス(酸素)流量1500sccm、成膜時間180秒とし、また成膜の下地としては絶縁膜であるSiO2を使用した。初期成膜工程で得た膜厚は、5〜15nmに設定した。本成膜工程における成膜条件は、温度300℃、圧力67Pa(0.5Torr)、ルテニウム液体原料(ビスエチルシクロペンタジエニルルテニウム)流量0.066ccm、酸素含有ガス(酸素)流量160sccm、成膜時間240秒とした。本成膜工程で得た膜厚は、20〜30nmに設定した(実験は、複数の膜厚について行った)。
図4から、初期成膜工程のルテニウム液体原料流量が本成膜工程と同等もしくはそれ以下となるように成膜条件を設定すれば、シート抵抗が小さくなることから堆積遅れが改善されることがわかる。また、図3,図4から、本成膜工程よりも初期成膜工程の方が、ルテニウム原料流量に対する酸素含有ガス(酸素)流量の比が大きくなるように成膜条件を設定すれば、シート抵抗が小さくなることから、堆積遅れが改善されることがわかる。なお、図1〜図4のいずれの場合においても、成膜工程において形成されたルテニウム膜の被覆段差性はアスペクト比4で90%以上を得ており、また表面モホロジーも良好なものとなっている。
図5は、本発明で利用可能な熱CVD装置の一例を説明するための図である。図5において、基板1は搬送ロボット(図示せず)により、ゲート弁2を通ってヒータを備えた基板ホルダ3上に設置される。ヒータは昇降装置により定められた位置まで上昇し、基板1を一定時間加熱、反応室4内の圧力を所望の値に安定させた後、基板上にルテニウム膜または酸化ルテニウム膜を成膜するための原料ガスをガス供給口5から導入し、ガス排気口6から排気し、熱CVD法により初期成膜工程および本成膜工程を行う。なお、各工程における温度、圧力、酸素流量、ルテニウム液体原料流量の制御は、それぞれ温度制御手段8、圧力制御手段9、酸素流量制御手段10、ルテニウム液体原料流量制御手段11により前述の所望の成膜条件となるよう制御する。本成膜工程が完了すると、搬送ロボットにより基板1を搬出する。
図6は、この発明の製造方法を用いて形成されたルテニウム膜または酸化ルテニウム膜を含むDRAMの一部を示す断面図である。図6に示すように、シリコン基板61の表面に多数のトランジスタ形成領域を分離形成するフィールド酸化膜62が形成され、シリコン基板61の表面部にソース電極63、ドレイン電極64が形成され、ソース電極63とドレイン電極64との間にゲート絶縁膜65を介してワード線を兼ねたゲート電極66が形成され、ゲート絶縁膜65上に層間絶縁膜67が形成され、層間絶縁膜67にコンタクト孔68が形成され、コンタクト孔68内にソース電極63に接続されたプラグ電極75およびバリアメタル69が形成され、層間絶縁膜67上に層間絶縁膜70が形成され、層間絶縁膜70にコンタクト孔71が形成され、層間絶縁膜70およびコンタクト孔71内にルテニウムからなり、かつバリアメタル69と接続された容量下部電極72が形成され、容量下部電極72上にTa2O5からなる容量絶縁膜73が形成され、容量絶縁膜73上にルテニウム、またはチタンナイトライドなどからなる容量上部電極74が形成されている。すなわち、このDRAMにおいてはMOSトランジスタのソース電極63にキャパシタセルが接続されている。
次に、図6に示したDRAMの製造方法について説明する。まず、シリコン基板61の表面のトランジスタ形成領域の周囲にLOCOS法によりフィールド酸化膜62を形成する。次に、トランジスタ形成領域にゲート絶縁膜65を介してゲート電極66を形成する。次に、フィールド酸化膜62、ゲート電極66をマスクにしたイオン注入法によりシリコン基板61の表面に不純物を導入して、自己整合的にソース電極63、ドレイン電極64を形成する。次に、ゲート電極66を絶縁膜で覆った後、層間絶縁膜67を形成する。次に、層間絶縁膜67にソース電極63を露出するコンタクト孔68を形成し、コンタクト孔68内にプラグ電極75およびバリアメタル79を形成する。次に、層間絶縁膜67上に層間絶縁膜70を形成し、層間絶縁膜70にバリアメタル69を露出するコンタクト孔71を形成する。次に、層間絶縁膜70上およびコンタクト孔71内に、この発明の製造方法により形成されたルテニウム膜または酸化ルテニウム膜を堆積し、ルテニウム膜のパターニングを行うことにより、容量下部電極72を形成する。次に、容量下部電極72上にTa2O5からなる容量絶縁膜73を形成し、容量絶縁膜73上にルテニウム、またはチタンナイトライドなどからなる容量上部電極74を形成する。
1 基板
2 ゲート弁
3 基板ホルダ
4 反応室
5 ガス供給口
6 ガス排気口
2 ゲート弁
3 基板ホルダ
4 反応室
5 ガス供給口
6 ガス排気口
Claims (4)
- ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜または酸化ルテニウム膜を成膜する工程を有し、
前記成膜する工程は、基板上にルテニウム膜または酸化ルテニウム膜を成膜する初期成膜工程と、
前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜または酸化ルテニウム膜を成膜する本成膜工程とを有し、
前記本成膜工程よりも前記初期成膜工程の方が成膜速度が大きくなるようにして成膜を行うと共に、前記初期成膜工程と前記本成膜工程とを同一反応室内で連続して行うことを特徴とする半導体装置の製造方法。 - ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜または酸化ルテニウム膜を成膜する工程を有し、
前記成膜する工程は、基板上にルテニウム膜または酸化ルテニウム膜を成膜する初期成膜工程と、
前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜または酸化ルテニウム膜を成膜する本成膜工程と、を有し、
前記本成膜工程と前記初期成膜工程の成膜温度を等しくすると共に、前記本成膜工程よりも前記初期成膜工程の方が成膜圧力が高くなるように、またルテニウム原料流量に対する酸素含有ガス流量の比が大きくなるようにして成膜を行うことを特徴とする半導体装置の製造方法。 - ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜を成膜する工程を有し、
前記成膜する工程は、基板上にルテニウム膜を成膜する初期成膜工程と、
前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜を成膜する本成膜工程と、を有し、
前記本成膜工程よりも前記初期成膜工程の方が成膜速度が大きくなるようにして成膜を行うと共に、前記初期成膜工程と前記本成膜工程とを同一反応室内で連続して行うことを特徴とする半導体装置の製造方法。 - ルテニウム液体原料を気化したガスと酸素含有ガスとを用い、基板上にルテニウム膜を成膜する工程を有し、
前記成膜する工程は、基板上にルテニウム膜を成膜する初期成膜工程と、
前記初期成膜工程において形成した膜を下地として前記初期成膜工程で形成した膜より厚い膜厚のルテニウム膜を成膜する本成膜工程と、を有し、
前記本成膜工程と前記初期成膜工程の成膜温度を等しくすると共に、前記本成膜工程よりも前記初期成膜工程の方が成膜圧力が高くなるように、またルテニウム原料流量に対する酸素含有ガス流量の比が大きくなるようにして成膜を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225051A JP2008022021A (ja) | 2000-03-31 | 2007-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000099754 | 2000-03-31 | ||
JP2007225051A JP2008022021A (ja) | 2000-03-31 | 2007-08-31 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001024360A Division JP4034518B2 (ja) | 2000-03-31 | 2001-01-31 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008022021A true JP2008022021A (ja) | 2008-01-31 |
Family
ID=39077700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007225051A Pending JP2008022021A (ja) | 2000-03-31 | 2007-08-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008022021A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200028299A (ko) | 2018-09-06 | 2020-03-16 | 도쿄엘렉트론가부시키가이샤 | 매립 방법 및 처리 시스템 |
KR20200033742A (ko) | 2018-09-20 | 2020-03-30 | 도쿄엘렉트론가부시키가이샤 | 매립 방법 및 처리 시스템 |
WO2022202315A1 (ja) * | 2021-03-23 | 2022-09-29 | 東京エレクトロン株式会社 | 埋め込み方法および処理システム |
WO2023008239A1 (ja) * | 2021-07-27 | 2023-02-02 | 東京エレクトロン株式会社 | 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001234347A (ja) * | 1999-12-23 | 2001-08-31 | Samsung Electronics Co Ltd | 工程条件を変化させつつ化学気相蒸着法でルテニウム膜を形成する方法及びそれにより形成されたルテニウム膜 |
-
2007
- 2007-08-31 JP JP2007225051A patent/JP2008022021A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001234347A (ja) * | 1999-12-23 | 2001-08-31 | Samsung Electronics Co Ltd | 工程条件を変化させつつ化学気相蒸着法でルテニウム膜を形成する方法及びそれにより形成されたルテニウム膜 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200028299A (ko) | 2018-09-06 | 2020-03-16 | 도쿄엘렉트론가부시키가이샤 | 매립 방법 및 처리 시스템 |
KR20200033742A (ko) | 2018-09-20 | 2020-03-30 | 도쿄엘렉트론가부시키가이샤 | 매립 방법 및 처리 시스템 |
US11152260B2 (en) | 2018-09-20 | 2021-10-19 | Tokyo Electron Limited | Embedding method and processing system |
WO2022202315A1 (ja) * | 2021-03-23 | 2022-09-29 | 東京エレクトロン株式会社 | 埋め込み方法および処理システム |
WO2023008239A1 (ja) * | 2021-07-27 | 2023-02-02 | 東京エレクトロン株式会社 | 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100624903B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
JP5247059B2 (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
US7465617B2 (en) | Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer | |
JP2002343889A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
JP2001203330A (ja) | 半導体素子のキャパシターの製造方法 | |
JP4399845B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP4034518B2 (ja) | 半導体装置の製造方法 | |
JP4035626B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
JP2008022021A (ja) | 半導体装置の製造方法 | |
JP2001203339A (ja) | 半導体素子のキャパシタ製造方法 | |
JP2001036045A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
JP2003318284A (ja) | 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法 | |
JP4406784B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
JP2001203338A (ja) | 誘電体膜としてTa2O5薄膜を用いるTa2O5キャパシターの製造方法 | |
JP4583531B2 (ja) | 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。 | |
US6326259B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
JP2007053279A (ja) | 半導体装置の製造方法 | |
JP2001036046A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
JP3998906B2 (ja) | 半導体装置の製造方法 | |
JP2003068676A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
KR100401525B1 (ko) | 캐패시터 및 그 제조방법 | |
JP2001144272A (ja) | 半導体素子のキャパシタ製造方法 | |
JP2001144271A (ja) | 半導体メモリ素子のキャパシタ形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120327 |