KR20200033742A - 매립 방법 및 처리 시스템 - Google Patents

매립 방법 및 처리 시스템 Download PDF

Info

Publication number
KR20200033742A
KR20200033742A KR1020190112557A KR20190112557A KR20200033742A KR 20200033742 A KR20200033742 A KR 20200033742A KR 1020190112557 A KR1020190112557 A KR 1020190112557A KR 20190112557 A KR20190112557 A KR 20190112557A KR 20200033742 A KR20200033742 A KR 20200033742A
Authority
KR
South Korea
Prior art keywords
ruthenium
embedding
wafer
processing chamber
metal layer
Prior art date
Application number
KR1020190112557A
Other languages
English (en)
Other versions
KR102364140B1 (ko
Inventor
다다히로 이시자카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200033742A publication Critical patent/KR20200033742A/ko
Application granted granted Critical
Publication of KR102364140B1 publication Critical patent/KR102364140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

생산성을 향상시킴과 함께, 저저항의 매립 방법 및 처리 시스템을 제공한다.
절연층에 형성된 오목부의 저부에 금속층을 갖는 기판으로부터 상기 금속층의 표면의 금속 산화막을 제거하는 공정과, 상기 오목부의 저부로부터 루테늄을 매립하여 상기 금속층의 표면을 덮는 공정과, 상기 오목부에 루테늄의 라이너막을 형성하는 공정과, 상기 라이너막이 형성된 상기 오목부에 루테늄을 매립하는 공정을 구비하는 매립하는 방법.

Description

매립 방법 및 처리 시스템{EMBEDDING METHOD AND PROCESSING SYSTEM}
본 개시는, 매립하는 방법 및 처리 시스템에 관한 것이다.
예를 들어, 절연층에 마련된 트렌치, 비아 홀, 콘택트 홀 등의 오목부 내에 루테늄 등의 금속 재료를 매립하는 프로세스가 알려져 있다.
특허문헌 1에는, 루테늄 액체 원료를 기화한 가스와 산소 함유 가스를 사용하여, 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 공정을 갖는 반도체 장치의 제조 방법이 개시되어 있다.
일본 특허 공개 제2008-22021호 공보
일 측면에서는, 본 개시는, 생산성을 향상시킴과 함께, 저저항의 루테늄의 매립 방법 및 처리 시스템을 제공한다.
상기 과제를 해결하기 위해, 일 양태에 의하면, 절연층에 형성된 오목부의 저부에 금속층을 갖는 기판으로부터 상기 금속층의 표면의 금속 산화막을 제거하는 공정과, 상기 오목부의 저부로부터 루테늄을 매립하여 상기 금속층의 표면을 덮는 공정과, 상기 오목부에 루테늄의 라이너막을 형성하는 공정과, 상기 라이너막이 형성된 상기 오목부에 루테늄을 매립하는 공정을 구비하는 매립 방법이 제공된다.
일 측면에 의하면, 생산성을 향상시킴과 함께, 저저항의 루테늄의 매립 방법 및 처리 시스템을 제공할 수 있다.
도 1은 일 실시 형태에 관한 매립 방법에 사용하는 처리 시스템의 일례의 평면 모식도.
도 2는 일 실시 형태에 관한 매립 방법에 사용하는 처리 장치의 일례의 단면 모식도.
도 3은 일 실시 형태에 관한 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도.
도 4는 제1 참고예에 관한 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도.
도 5는 제2 참고예에 관한 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도.
도 6은 제3 참고예에 관한 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대하여 설명한다. 각 도면에 있어서, 동일 구성 부분에는 동일 부호를 붙이고, 중복된 설명을 생략하는 경우가 있다.
<처리 시스템>
먼저, 일 실시 형태에 관한 매립 방법에 사용하는 처리 시스템에 대하여, 도 1을 사용하여 설명한다. 도 1은 일 실시 형태에 관한 매립 방법에 사용하는 처리 시스템의 일례의 평면 모식도이다.
처리 시스템은, 처리실(11 내지 14)과, 진공 반송실(20)과, 로드 로크실(31, 32)과, 대기 반송실(40)과, 로드 포트(51 내지 53)와, 게이트 밸브(61 내지 68)와, 제어 장치(70)를 구비하고 있다.
처리실(11)은, 반도체 웨이퍼(W)(이하 「웨이퍼(W)」라 칭함)를 적재하는 스테이지(11a)를 갖고, 게이트 밸브(61)를 통해 진공 반송실(20)과 접속되어 있다. 마찬가지로, 처리실(12)은, 웨이퍼(W)를 적재하는 스테이지(12a)를 갖고, 게이트 밸브(62)를 통해 진공 반송실(20)과 접속되어 있다. 처리실(13)은, 웨이퍼(W)를 적재하는 스테이지(13a)를 갖고, 게이트 밸브(63)를 통해 진공 반송실(20)과 접속되어 있다. 처리실(14)은, 웨이퍼(W)를 적재하는 스테이지(14a)를 갖고, 게이트 밸브(64)를 통해 진공 반송실(20)과 접속되어 있다. 처리실(11 내지 14) 내는, 소정의 진공 분위기로 감압되어, 그 내부에서 웨이퍼(W)에 원하는 처리(에칭 처리, 성막 처리, 클리닝 처리, 애싱 처리 등)를 실시한다. 또한, 처리실(11 내지 14)에 있어서의 처리를 위한 각 부의 동작은, 제어 장치(70)에 의해 제어된다.
진공 반송실(20) 내는, 소정의 진공 분위기로 감압되어 있다. 또한, 진공 반송실(20)에는, 반송 기구(21)가 마련되어 있다. 반송 기구(21)는, 처리실(11 내지 14), 로드 로크실(31, 32)에 대하여, 웨이퍼(W)를 반송한다. 또한, 반송 기구(21)의 동작은, 제어 장치(70)에 의해 제어된다.
로드 로크실(31)은, 웨이퍼(W)를 적재하는 스테이지(31a)를 갖고, 게이트 밸브(65)를 통해 진공 반송실(20)과 접속되며, 게이트 밸브(67)를 통해 대기 반송실(40)과 접속되어 있다. 마찬가지로, 로드 로크실(32)은, 웨이퍼(W)를 적재하는 스테이지(32a)를 갖고, 게이트 밸브(66)를 통해 진공 반송실(20)과 접속되며, 게이트 밸브(68)를 통해 대기 반송실(40)과 접속되어 있다. 로드 로크실(31, 32) 내는, 대기 분위기와 진공 분위기를 전환할 수 있도록 되어 있다. 또한, 로드 로크실(31, 32) 내의 진공 분위기 또는 대기 분위기의 전환은, 제어 장치(70)에 의해 제어된다.
대기 반송실(40) 내는, 대기 분위기로 되어 있으며, 예를 들어 청정 공기의 다운 플로우가 형성되어 있다. 또한, 대기 반송실(40)에는, 반송 기구(41)가 마련되어 있다. 반송 기구(41)는, 로드 로크실(31, 32), 후술하는 로드 포트(51 내지 53)의 캐리어(C)에 대하여, 웨이퍼(W)를 반송한다. 또한, 반송 기구(41)의 동작은, 제어 장치(70)에 의해 제어된다.
로드 포트(51 내지 53)는, 대기 반송실(40)의 긴 변의 벽면에 마련되어 있다. 로드 포트(51 내지 53)에는, 웨이퍼(W)가 수용된 캐리어(C) 또는 빈 캐리어(C)가 설치된다. 캐리어(C)로서는, 예를 들어 FOUP(Front Opening Unified Pod) 등을 사용할 수 있다.
게이트 밸브(61 내지 68)는 개폐 가능하게 구성된다. 또한, 게이트 밸브(61 내지 68)의 개폐는, 제어 장치(70)에 의해 제어된다.
제어 장치(70)는, 처리실(11 내지 14)의 동작, 반송 기구(21, 41)의 동작, 게이트 밸브(61 내지 68)의 개폐, 로드 로크실(31, 32) 내의 진공 분위기 또는 대기 분위기의 전환 등을 행함으로써, 처리 시스템 전체를 제어한다.
처리 시스템의 동작의 일례에 대하여 설명한다.
예를 들어, 제어 장치(70)는, 게이트 밸브(67)를 개방함과 함께, 반송 기구(41)를 제어하여, 로드 포트(51)의 캐리어(C)에 수용된 웨이퍼(W)를 로드 로크실(31)의 스테이지(31a)로 반송시킨다. 제어 장치(70)는, 게이트 밸브(67)를 폐쇄하여, 로드 로크실(31) 내를 진공 분위기로 한다.
제어 장치(70)는, 게이트 밸브(61, 65)를 개방함과 함께, 반송 기구(21)를 제어하여, 로드 로크실(31)의 웨이퍼(W)를 처리실(11)의 스테이지(11a)로 반송시킨다. 제어 장치(70)는, 게이트 밸브(61, 65)를 폐쇄하고, 처리실(11)을 동작시킨다. 이에 의해, 처리실(11)에서 웨이퍼(W)에 소정의 처리를 실시한다.
제어 장치(70)는, 게이트 밸브(61, 62)를 개방함과 함께, 반송 기구(21)를 제어하여, 처리실(11)의 웨이퍼(W)를 처리실(12)의 스테이지(12a)로 반송시킨다. 제어 장치(70)는, 게이트 밸브(61, 62)를 폐쇄하고, 처리실(12)을 동작시킨다. 이에 의해, 처리실(12)에서 웨이퍼(W)에 소정의 처리를 실시한다.
제어 장치(70)는, 게이트 밸브(62, 63)를 개방함과 함께, 반송 기구(21)를 제어하여, 처리실(12)의 웨이퍼(W)를 처리실(13)의 스테이지(13a)로 반송시킨다. 제어 장치(70)는, 게이트 밸브(62, 63)를 폐쇄하고, 처리실(13)을 동작시킨다. 이에 의해, 처리실(13)에서 웨이퍼(W)에 소정의 처리를 실시한다.
제어 장치(70)는, 게이트 밸브(63, 64)를 개방함과 함께, 반송 기구(21)를 제어하여, 처리실(13)의 웨이퍼(W)를 처리실(14)의 스테이지(14a)로 반송시킨다. 제어 장치(70)는, 게이트 밸브(63, 64)를 폐쇄하고, 처리실(14)을 동작시킨다. 이에 의해, 처리실(14)에서 웨이퍼(W)에 소정의 처리를 실시한다.
제어 장치(70)는, 게이트 밸브(64, 66)를 개방함과 함께, 반송 기구(21)를 제어하여, 처리실(14)의 웨이퍼(W)를 로드 로크실(32)의 스테이지(32a)로 반송시킨다. 제어 장치(70)는, 게이트 밸브(64, 66)를 폐쇄하고, 로드 로크실(32) 내를 대기 분위기로 한다. 제어 장치(70)는, 게이트 밸브(68)를 개방함과 함께, 반송 기구(41)를 제어하여, 로드 로크실(32)의 웨이퍼(W)를 로드 포트(53)의 캐리어(C)로 반송하여 수용시킨다.
이와 같이, 도 1에 도시한 처리 시스템에 의하면, 처리실(11 내지 14)에 의해 웨이퍼(W)에 각 처리가 실시되는 동안, 웨이퍼(W)가 대기 폭로되지 않고, 즉, 진공을 깨뜨리지 않고 연속하여 웨이퍼(W)에 소정의 처리를 실시할 수 있다.
<처리 장치>
다음에, 일 실시 형태에 관한 소정의 처리인 매립 방법에 사용하는 처리실을 실현하는 처리 장치(600)의 구조의 일례에 대하여 도 2를 사용하여 설명한다. 도 2는 일 실시 형태에 관한 매립 방법에 사용하는 처리 장치(600)의 일례의 단면 모식도이다. 도 2에 도시한 처리 장치(600)는, CVD(Chemical Vapor Deposition) 장치이며, 매립 공정이나 프리클린 공정을 행하는 장치이다. 예를 들어, 루테늄 함유 가스 등의 프로세스 가스를 공급하여, 웨이퍼(W)에 루테늄의 성막 처리 등의 소정의 처리를 행한다. 이하, 처리실(12)에 사용되는 처리 장치(600)를 예로 들어 설명한다.
본체 용기(601)는, 상측에 개구를 갖는 바닥이 있는 용기이다. 지지 부재(602)는, 가스 토출 기구(603)를 지지한다. 또한, 지지 부재(602)가 본체 용기(601)의 상측의 개구를 폐색함으로써, 본체 용기(601)는 밀폐되어, 처리실(12)(아울러, 도 1 참조)을 형성한다. 가스 공급부(604)는, 지지 부재(602)를 관통하는 공급관(602a)을 통해, 가스 토출 기구(603)에 루테늄 함유 가스 등의 프로세스 가스나 캐리어 가스를 공급한다. 가스 공급부(604)로부터 공급된 루테늄 함유 가스나 캐리어 가스는, 가스 토출 기구(603)로부터 처리실(12) 내로 공급된다.
스테이지(605)는, 웨이퍼(W)를 적재하는 부재이며, 도 1에서는 스테이지(12a)로서 도시하고 있다. 스테이지(605)의 내부에는, 웨이퍼(W)를 가열하기 위한 히터(606)가 마련되어 있다. 또한, 스테이지(605)는, 스테이지(605)의 하면 중심부로부터 하방을 향하여 신장되며, 본체 용기(601)의 저부를 관통하는 일단이 승강판(609)을 통해 승강 기구(610)에 지지된 지지부(605a)를 갖는다. 또한, 스테이지(605)는, 단열 링(607)을 통해, 온도 조절 부재인 온도 조절 재킷(608) 상에 고정된다. 온도 조절 재킷(608)은, 스테이지(605)를 고정하는 판부와, 판부로부터 하방으로 연장되며, 지지부(605a)를 덮도록 구성된 축부와, 판부로부터 축부를 관통하는 구멍부를 갖고 있다.
온도 조절 재킷(608)의 축부는, 본체 용기(601)의 저부를 관통한다. 온도 조절 재킷(608)의 하단부는, 본체 용기(601)의 하방에 배치된 승강판(609)을 통해, 승강 기구(610)에 지지된다. 본체 용기(601)의 저부와 승강판(609) 사이에는, 벨로우즈(611)가 마련되어 있어, 승강판(609)의 상하 이동에 의해서도 본체 용기(601) 내의 기밀성은 유지된다.
승강 기구(610)가 승강판(609)을 승강시킴으로써, 스테이지(605)는, 웨이퍼(W)의 처리가 행해지는 처리 위치(도 2 참조)와, 반입출구(601a)를 통해 외부의 반송 기구(21)(도 1 참조)와의 사이에서 웨이퍼(W)의 전달이 행해지는 전달 위치(도시하지 않음) 사이를 승강할 수 있다.
승강 핀(612)은, 외부의 반송 기구(21)(도 1 참조)와의 사이에서 웨이퍼(W)의 전달을 행할 때, 웨이퍼(W)의 하면으로부터 지지하여, 스테이지(605)의 적재면으로부터 웨이퍼(W)를 들어올린다. 승강 핀(612)은, 축부와, 축부보다도 직경 확대된 헤드부를 갖고 있다. 스테이지(605) 및 온도 조절 재킷(608)의 판부에는, 승강 핀(612)의 축부가 삽입 관통하는 관통 구멍이 형성되어 있다. 또한, 스테이지(605)의 적재면측에 승강 핀(612)의 헤드부를 수납하는 홈부가 형성되어 있다. 승강 핀(612)의 하방에는, 맞닿음 부재(613)가 배치되어 있다.
스테이지(605)를 웨이퍼(W)의 처리 위치(도 2 참조)까지 이동시킨 상태에 있어서, 승강 핀(612)의 헤드부는 홈부 내에 수납되고, 웨이퍼(W)는 스테이지(605)의 적재면에 적재된다. 또한, 승강 핀(612)의 헤드부가 홈부에 걸림 지지되고, 승강 핀(612)의 축부는 스테이지(605) 및 온도 조절 재킷(608)의 판부를 관통하고, 승강 핀(612)의 축부의 하단은 온도 조절 재킷(608)의 판부로부터 돌출되어 있다. 한편, 스테이지(605)를 웨이퍼(W)의 전달 위치(도시하지 않음)까지 이동시킨 상태에 있어서, 승강 핀(612)의 하단이 맞닿음 부재(613)와 맞닿아, 승강 핀(612)의 헤드부가 스테이지(605)의 적재면으로부터 돌출된다. 이에 의해, 승강 핀(612)의 헤드부가 웨이퍼(W)의 하면으로부터 지지하여, 스테이지(605)의 적재면으로부터 웨이퍼(W)를 들어올린다.
환형 부재(614)는, 스테이지(605)의 상방에 배치되어 있다. 스테이지(605)를 웨이퍼(W)의 처리 위치(도 2 참조)까지 이동시킨 상태에 있어서, 환형 부재(614)는, 웨이퍼(W)의 상면 외주부와 접촉하여, 환형 부재(614)의 자체 중량에 의해 웨이퍼(W)를 스테이지(605)의 적재면에 압박한다. 한편, 스테이지(605)를 웨이퍼(W)의 전달 위치(도시하지 않음)까지 이동시킨 상태에 있어서, 환형 부재(614)는, 반입출구(601a)보다도 상방에서 도시하지 않은 걸림 지지부에 의해 걸림 지지된다. 이에 의해, 반송 기구(21)(도 1 참조)에 의한 웨이퍼(W)의 전달을 저해하지 않도록 되어 있다.
칠러 유닛(615)은, 배관(615a, 615b)을 통해, 온도 조절 재킷(608)의 판부에 형성된 유로(608a)에 냉매, 예를 들어 냉각수를 순환시킨다.
전열 가스 공급부(616)는, 배관(616a)을 통해, 스테이지(605)에 적재된 웨이퍼(W)의 이면과 스테이지(605)의 적재면 사이에, 예를 들어 He 가스 등의 전열 가스를 공급한다.
퍼지 가스 공급부(617)는, 배관(617a), 스테이지(605)의 지지부(605a)와 온도 조절 재킷(608)의 구멍부 사이에 형성된 간극부, 스테이지(605)와 단열 링(607) 사이에 형성되며 직경 방향 외측을 향하여 연장되는 유로(도시하지 않음), 스테이지(605)의 외주부에 형성된 상하 방향의 유로(도시하지 않음)에 퍼지 가스를 흘린다. 그리고, 이들 유로를 통해, 환형 부재(614)의 하면과 스테이지(605)의 상면 사이에, 예를 들어 CO 가스 등의 퍼지 가스를 공급한다. 이에 의해, 환형 부재(614)의 하면과 스테이지(605)의 상면 사이의 공간에 프로세스 가스가 유입되는 것을 방지하여, 환형 부재(614)의 하면이나 스테이지(605)의 외주부의 상면에 성막되는 것을 방지한다.
본체 용기(601)의 측벽에는, 웨이퍼(W)를 반출입하기 위한 반입출구(601a)와, 반입출구(601a)를 개폐하는 게이트 밸브(618)가 마련되어 있다. 게이트 밸브(618)는, 도 1에서는 게이트 밸브(62)로서 도시하고 있다.
본체 용기(601)의 하방의 측벽에는, 배기관(601b)을 통해, 진공 펌프 등을 포함하는 배기부(619)가 접속된다. 배기부(619)에 의해 본체 용기(601) 내가 배기되어, 처리실(12) 내가 소정의 진공 분위기(예를 들어, 1.33Pa)로 설정, 유지된다.
제어 장치(620)는, 가스 공급부(604), 히터(606), 승강 기구(610), 칠러 유닛(615), 전열 가스 공급부(616), 퍼지 가스 공급부(617), 게이트 밸브(618), 배기부(619) 등을 제어함으로써, 처리 장치(600)의 동작을 제어한다. 또한, 제어 장치(620)는, 제어 장치(70)(도 1 참조)와는 독립적으로 마련되어 있어도 되고, 제어 장치(70)가 제어 장치(620)를 겸해도 된다.
처리 장치(600)의 동작의 일례에 대하여 설명한다. 또한, 개시 시에 있어서, 처리실(12) 내는, 배기부(619)에 의해 진공 분위기로 되어 있다. 또한, 스테이지(605)는 전달 위치로 이동되어 있다.
제어 장치(620)는 게이트 밸브(618)를 개방한다. 여기서, 외부의 반송 기구(21)에 의해, 승강 핀(612) 상에 웨이퍼(W)가 적재된다. 반송 기구(21)가 반입출구(601a)로부터 나오면, 제어 장치(620)는 게이트 밸브(618)를 폐쇄한다.
제어 장치(620)는, 승강 기구(610)를 제어하여 스테이지(605)를 처리 위치로 이동시킨다. 이때, 스테이지(605)가 상승함으로써, 승강 핀(612) 상에 적재된 웨이퍼(W)가 스테이지(605)의 적재면에 적재된다. 또한, 환형 부재(614)가 웨이퍼(W)의 상면 외주부와 접촉하여, 환형 부재(614)의 자체 중량에 의해 웨이퍼(W)를 스테이지(605)의 적재면에 압박한다.
처리 위치에 있어서, 제어 장치(620)는, 히터(606)를 동작시킴과 함께, 가스 공급부(604)를 제어하여, 루테늄 함유 가스 등의 프로세스 가스나 캐리어 가스를 가스 토출 기구(603)로부터 처리실(12) 내에 공급시킨다. 이에 의해, 웨이퍼(W)에 성막 등의 소정의 처리가 행해진다. 처리 후의 가스는, 환형 부재(614)의 상면측의 유로를 통과하여, 배기관(601b)을 통해 배기부(619)에 의해 배기된다.
이때, 제어 장치(620)는, 전열 가스 공급부(616)를 제어하여, 스테이지(605)에 적재된 웨이퍼(W)의 이면과 스테이지(605)의 적재면 사이에 전열 가스를 공급한다. 또한, 제어 장치(620)는, 퍼지 가스 공급부(617)를 제어하여, 환형 부재(614)의 하면과 스테이지(605)의 상면 사이에 퍼지 가스를 공급한다. 퍼지 가스는, 환형 부재(614)의 하면측의 유로를 통과하여, 배기관(601b)을 통해 배기부(619)에 의해 배기된다.
소정의 처리가 종료되면, 제어 장치(620)는, 승강 기구(610)를 제어하여 스테이지(605)를 수취 위치로 이동시킨다. 이때, 스테이지(605)가 하강함으로써, 환형 부재(614)가 도시하지 않은 걸림 지지부에 의해 걸림 지지된다. 또한, 승강 핀(612)의 하단이 맞닿음 부재(613)와 맞닿음으로써, 승강 핀(612)의 헤드부가 스테이지(605)의 적재면으로부터 돌출되어, 스테이지(605)의 적재면으로부터 웨이퍼(W)를 들어올린다.
제어 장치(620)는, 게이트 밸브(618)를 개방한다. 여기서, 외부의 반송 기구(21)에 의해, 승강 핀(612) 상에 적재된 웨이퍼(W)가 반출된다. 반송 기구(21)가 반입출구(601a)로부터 나오면, 제어 장치(620)는 게이트 밸브(618)를 폐쇄한다.
이와 같이, 도 2에 도시한 처리 장치(600)에 의하면, 웨이퍼(W)에 성막 등의 소정의 처리를 행할 수 있다. 또한, 처리실(12)을 갖는 처리 장치(600)에 대하여 설명하였지만, 처리실(11)을 갖는 처리 장치, 처리실(13)을 갖는 처리 장치, 처리실(14)을 갖는 처리 장치에 대해서도 마찬가지의 구성을 갖고 있어도 되고, 상이해도 된다.
<일 실시 형태에 관한 매립 방법>
다음에, 일 실시 형태에 관한 루테늄에 의한 웨이퍼(W)의 오목부(113)의 매립 방법에 대하여, 도 3을 사용하여 설명한다. 도 3은 일 실시 형태에 관한 매립 방법의 각 공정을 도시하는 웨이퍼(W)의 단면 모식도이다.
도 3의 (a)는 처리 시스템에 공급되는 웨이퍼(W)의 단면 모식도이다. 도 3의 (a)에 도시한 바와 같이, 처리 시스템에 공급되는 웨이퍼(W)는, 하지막(101) 상에 절연막(110)이 적층되어 형성되어 있다. 하지막(101)에는, 금속층(102)이 형성되어 있다. 금속층(102)의 재료는, 루테늄이 금속층(102) 중에 확산되지 않는 금속 재료를 사용할 수 있고, 예를 들어 텅스텐, 구리, 루테늄 등을 사용할 수 있다.
하지막(101) 상에 형성되는 절연막(110)은, 예를 들어 질화실리콘막(111), 산화실리콘막(112)이 적층되어 구성된다. 단, 절연막(110)의 재료에는, 금속층(102)에 대한 루테늄의 성막 레이트가, 절연막(110)에 대한 루테늄의 성막 레이트보다도 높은 재료이면 모두 선정할 수 있다. 또한, 절연막(110)은, 실리콘 함유막의 조합에 관한 적층막에 한하지 않고, 실리콘 함유막의 단층막이어도 된다.
또한, 절연막(110)에는, 트렌치, 비아 홀, 콘택트 홀 등의 오목부(113)가 형성되어 있다. 오목부(113)의 저부에서는, 금속층(102)이 노출되어 있다.
여기서, 오목부(113)의 저부에서 노출되는 금속층(102)의 표면에는, 예를 들어 대기 분위기 중의 산소 등에 의해 자연 산화된 금속 산화막(102a)이 형성되어 있다.
도 3의 (b)는 프리클린 공정 후의 웨이퍼(W)의 단면 모식도이다. 프리클린 공정에서는, 금속층(102)의 표면의 금속 산화막(102a)을 제거한다. 또한, 금속 산화막(102a)을 제거하는 방법은, 한정되는 것은 아니고, 예를 들어 환원에 의해 금속 산화막(102a)을 제거해도 되고, 에칭에 의해 금속 산화막(102a)을 제거해도 된다.
또한, 프리클린 공정은, 처리실(11)(도 1 참조)에서 행해진다. 프리클린 공정을 행하는 처리실(11)로서는, 에칭 장치, 플라스마 CVD 장치, 열CVD 장치 등을 사용할 수 있다.
도 3의 (c)는, 제1 매립 공정 후의 웨이퍼(W)의 단면 모식도이다. 제1 매립 공정에서는, 오목부(113)의 저부로부터 루테늄을 매립하여, 금속층(102)의 표면을 덮는 루테늄 매립부(210)를 형성한다.
여기서, 제1 매립 공정에서는, 산소 가스를 사용하지 않는 루테늄의 성막 방법을 사용하는 것이 바람직하다. 이에 의해, 오목부(113)의 저부의 금속층(102)의 표면이 산소 가스에 의해 다시 산화되는 것을 방지할 수 있다.
제1 매립 공정에서는, 절연막(110)의 재료에는, 금속층(102)에 대한 루테늄의 성막 레이트가, 절연막(110)에 대한 루테늄의 성막 레이트보다도 높은 재료를 선정하여 루테늄의 성막 방법을 행한다. 이에 의해, 오목부(113)의 저부로부터 루테늄을 매립할 수 있어, 금속층(102)의 표면을 덮음과 함께, 보이드나 심의 발생을 억제할 수 있다.
또한, 제1 매립 공정은, 처리실(12)(도 1 참조)에서 행해진다. 제1 매립 공정을 행하는 처리실(12)로서는, 열CVD 장치 등을 사용할 수 있다. 예를 들어, 처리실(12) 내에 도데카카르보닐트리루테늄 Ru3(CO)12를 함유하는 가스를 공급함과 함께, 스테이지(12a)에 적재된 웨이퍼(W)를 가열한다. 웨이퍼(W)의 표면에 흡착된 Ru3(CO)12가 열분해됨으로써, 루테늄이 성막된다. 여기서, Ru3(CO)12가 열분해되는 것에 의한 성막 방법에서는, 절연막(110)(질화실리콘막(111), 산화실리콘막(112))의 표면 상에서의 성막 레이트에 대하여, 텅스텐, 구리, 루테늄 등의 금속층(102)의 표면 상에서의 성막 레이트가 높게 되어 있다. 이 때문에, 오목부(113)의 측면으로부터의 성막보다도 오목부(113)의 저부로부터 성막이 빨라, 도 3의 (c)의 화살표로 나타낸 바와 같이, 오목부(113)의 저부로부터 보텀 업으로 루테늄 매립부(210)가 형성된다.
또한, 제1 매립 공정은, Ru3(CO)12를 사용하여 성막하는 것으로서 설명하였지만, 이것에 한정되는 것은 아니고,
(2,4dimethylpentadienyl)(ethylcyclopentadienyl)ruthenium : (Ru(DMPD)(EtCp)), bis(2,4-dimethylpentadienyl)ruthenium : (Ru(DMPD)2), (4-dimethylpentadienyl)(methylcyclopentadienyl)ruthenium : (Ru(DMPD)(MeCp)), bis(cyclopentadienyl)ruthenium : (Ru(C5H5)2), cis-dicarbonyl bis(5-methylhexane-2,4-dionate)ruthenium(II) 등을 사용해도 된다.
도 3의 (d)는 제2 매립 공정 후의 웨이퍼(W)의 단면 모식도이다. 제2 매립 공정에서는, 오목부(113)의 측면 및 저부에 컨포멀한 루테늄 라이너막(220)을 형성한다.
여기서, 제2 매립 공정에서는, 탄화수소기를 갖는 루테늄 화합물을 포함하는 가스 및 산소 가스를 사용하는 루테늄의 성막 방법을 사용하는 것이 바람직하다. 이에 의해, 오목부(113)의 저부인 루테늄 매립부(210)의 표면 상, 및, 오목부(113)의 측면인 절연막(110)(질화실리콘막(111), 산화실리콘막(112))의 표면 상에 루테늄을 성막할 수 있다.
또한, 제2 매립 공정은, 처리실(13)(도 1 참조)에서 행해진다. 제2 매립 공정을 행하는 처리실(13)로서는, 열CVD 장치 등을 사용할 수 있다. 예를 들어, 처리실(13) 내에 디메틸부타디엔루테늄트리카르보닐 Ru(DMBD)(CO)3를 함유하는 가스와, 산소 가스(O2)를 공급함과 함께, 스테이지(13a)에 적재된 웨이퍼(W)를 가열한다. 웨이퍼(W)의 표면에 흡착된 Ru(DMBD)(CO)3를 산소 가스로 환원함으로써, 루테늄이 성막된다.
또한, 제2 매립 공정에 있어서, 금속층(102)의 표면을 덮는 루테늄 매립부(210)가, 산소의 확산을 방지하는 배리어막으로서도 기능한다. 이에 의해, 제2 매립 공정에서 공급된 산소가 금속층(102)의 표면에 도달하지 않아, 금속층(102)의 표면이 산화되는 것을 방지할 수 있다.
또한, 제2 매립 공정은, Ru(DMBD)(CO)3를 포함하는 가스와 산소 가스를 사용하여 성막하는 것으로서 설명하였지만, 이것에 한정되는 것은 아니고,
(2,4dimethylpentadienyl)(ethylcyclopentadienyl)ruthenium : (Ru(DMPD)(EtCp)), bis(2,4-dimethylpentadienyl)ruthenium : (Ru(DMPD)2), (4-dimethylpentadienyl)(methylcyclopentadienyl)ruthenium : (Ru(DMPD)(MeCp)), bis(cyclopentadienyl)ruthenium : (Ru(C5H5)2), cis-dicarbonyl bis(5-methylhexane-2,4-dionate)ruthenium(II) 등을 사용해도 된다.
도 3의 (e)는 제3 매립 공정 후의 웨이퍼(W)의 단면 모식도이다. 제3 매립 공정에서는, 루테늄 라이너막(220)이 형성된 오목부(113)에 루테늄을 매립하여, 루테늄 매립부(230)를 형성한다.
또한, 제3 매립 공정은, 처리실(14)(도 1 참조)에서 행해진다. 제3 매립 공정을 행하는 처리실(14)로서는, 열CVD 장치 등을 사용할 수 있다. 예를 들어, 처리실(14) 내에 Ru3(CO)12를 함유하는 가스를 공급함과 함께, 스테이지(14a)에 적재된 웨이퍼(W)를 가열한다. 웨이퍼(W)의 표면에 흡착된 Ru3(CO)12가 열분해됨으로써, 루테늄이 성막된다. 여기서, 오목부(113)의 측면 및 저부에는, 루테늄 라이너막(220)이 형성되어 있다. 이 때문에, 도 3의 (e)의 화살표로 나타낸 바와 같이, 오목부(113)의 측면 및 저부로부터 루테늄이 성막된다.
또한, 오목부(113)에 있어서, 상측과 하측(저부) 사이에서 가스의 농도차가 발생하고 있어, 도 3의 (e)의 화살표의 길이로 나타낸 바와 같이, 오목부(113)의 측면의 성막 레이트보다도 오목부(113)의 저부의 성막 레이트쪽이 높게 되어 있다. 이 때문에, 오목부(113)의 저부로부터 보텀 업으로 루테늄 매립부(230)가 형성된다. 이에 의해, 보이드나 심의 발생을 억제할 수 있다.
또한, 제3 매립 공정은, Ru3(CO)12를 사용하여 성막하는 것으로서 설명하였지만, 이것에 한정되는 것은 아니고,
(2,4dimethylpentadienyl)(ethylcyclopentadienyl)ruthenium : (Ru(DMPD)(EtCp)), bis(2,4-dimethylpentadienyl)ruthenium : (Ru(DMPD)2), (4-dimethylpentadienyl)(methylcyclopentadienyl)ruthenium : (Ru(DMPD)(MeCp)), bis(cyclopentadienyl)ruthenium : (Ru(C5H5)2), cis-dicarbonyl bis(5-methylhexane-2,4-dionate)ruthenium(II) 등을 사용해도 된다.
<참고예에 관한 매립 방법>
여기서, 참고예에 관한 루테늄에 의한 웨이퍼(W)의 오목부(113)의 매립 방법에 대하여 도 4 내지 도 6을 사용하여 설명한다.
<제1 참고예에 관한 매립 방법>
도 4는 제1 참고예에 관한 매립 방법의 각 공정을 도시하는 웨이퍼(W)의 단면 모식도이다.
도 4의 (a)는 처리 시스템에 공급되는 웨이퍼(W)의 단면 모식도이다. 도 4의 (a)에 도시한 바와 같이, 처리 시스템에 공급되는 웨이퍼(W)는, 오목부(113)의 저부에서 노출되는 금속층(102)의 표면에 금속 산화막(102a)이 형성되어 있다.
도 4의 (b)는 프리클린 공정 후의 웨이퍼(W)의 단면 모식도이다. 제1 참고예의 프리클린 공정에서는, 일 실시 형태의 프리클린 공정과 마찬가지로, 금속층(102)의 금속 산화막(102a)을 제거한다.
도 4의 (c)는 제1 참고예의 제1 매립 공정 후의 웨이퍼(W)의 단면 모식도이다. 제1 참고예의 제1 매립 공정에서는, 컨포멀한 라이너막(310)을 형성한다. 예를 들어, TaN의 라이너막을 형성한다.
도 4의 (d)는 제2 참고예의 제2 매립 공정 후의 웨이퍼(W)의 단면 모식도이다. 제1 참고예의 제2 매립 공정에서는, 일 실시 형태의 제3 매립 공정과 마찬가지로, Ru3(CO)12를 사용하여, 라이너막(310)이 형성된 오목부(113)에 루테늄을 매립하여, 루테늄 매립부(320)를 형성한다.
제1 참고예에서는, TaN의 라이너막(310)을 형성한다. 이에 의해, 제2 매립 공정에서 루테늄을 매립할 때, 도 4의 (d)의 화살표로 나타낸 바와 같이, 오목부(113)의 측면 및 저부로부터 루테늄이 성막되므로, 매립에 요하는 시간을 단축할 수 있다. 한편, 루테늄보다도 비저항이 높은 TaN의 라이너막(310)을 형성하는 것에 의해, 콘택트 저항을 낮출 수 없다.
<제2 참고예에 관한 매립 방법>
도 5는 제2 참고예에 관한 매립 방법의 각 공정을 도시하는 웨이퍼(W)의 단면 모식도이다.
도 5의 (a)는 처리 시스템에 공급되는 웨이퍼(W)의 단면 모식도이다. 도 5의 (a)에 도시한 바와 같이, 처리 시스템에 공급되는 웨이퍼(W)는, 오목부(113)의 저부에서 노출되는 금속층(102)의 표면에 금속 산화막(102a)이 형성되어 있다.
도 5의 (b)는 프리클린 공정 후의 웨이퍼(W)의 단면 모식도이다. 제2 참고예의 프리클린 공정에서는, 일 실시 형태의 프리클린 공정과 마찬가지로, 금속층(102)의 금속 산화막(102a)을 제거한다.
도 5의 (c)는 제2 참고예의 매립 공정 후의 웨이퍼(W)의 단면 모식도이다. 제2 참고예의 매립 공정에서는, 일 실시 형태의 제1 매립 공정과 마찬가지로, Ru3(CO)12를 사용하여, 오목부(113)의 저부로부터 루테늄을 매립하여, 루테늄 매립부(410)를 형성한다. 또한, 제2 참고예의 매립 공정에서는, 오목부(113)를 모두 매립한다.
제2 참고예에서는, TaN의 라이너막을 사용하지 않으므로, 제1 참고예와 비교하여, 전기 저항을 낮출 수 있다. 한편, 제2 참고예의 매립 공정에서는, 도 5의 (c)의 화살표로 나타낸 바와 같이, 오목부(113)의 측면으로부터의 성막이 촉진되지 않기 때문에 성막 레이트가 느려져, 매립에 요하는 시간이 길어진다.
<제3 참고예에 관한 매립 방법>
도 6은 제3 참고예에 관한 매립 방법의 각 공정을 도시하는 웨이퍼(W)의 단면 모식도이다.
도 6의 (a)는 처리 시스템에 공급되는 웨이퍼(W)의 단면 모식도이다. 도 6의 (a)에 도시한 바와 같이, 처리 시스템에 공급되는 웨이퍼(W)는, 오목부(113)의 저부에서 노출되는 금속층(102)의 표면에 금속 산화막(102a)이 형성되어 있다.
도 6의 (b)는 프리클린 공정 후의 웨이퍼(W)의 단면 모식도이다. 제3 참고예의 프리클린 공정에서는, 일 실시 형태의 프리클린 공정과 마찬가지로, 금속층(102)의 금속 산화막(102a)을 제거한다.
도 6의 (c)는 제3 참고예의 제1 매립 공정 후의 웨이퍼(W)의 단면 모식도이다. 제3 참고예의 제1 매립 공정에서는, 일 실시 형태의 제2 매립 공정과 마찬가지로, Ru(DMBD)(CO)3를 포함하는 가스와 산소 가스를 사용하여, 컨포멀한 루테늄 라이너막(510)을 형성한다.
도 6의 (d)는 제3 참고예의 제2 매립 공정 후의 웨이퍼(W)의 단면 모식도이다. 제3 참고예의 제2 매립 공정에서는, 일 실시 형태의 제3 매립 공정과 마찬가지로, Ru3(CO)12를 사용하여, 루테늄 라이너막(510)이 형성된 오목부(113)에 루테늄을 매립하여, 루테늄 매립부(520)를 형성한다.
제3 참고예에서는 루테늄 라이너막(510)을 형성한다. 이에 의해, 제2 매립 공정에서 루테늄을 매립할 때, 도 6의 (d)의 화살표로 나타낸 바와 같이, 오목부(113)의 측면 및 저부로부터 루테늄이 성막되므로, 매립에 요하는 시간을 단축할 수 있다. 한편, 루테늄 라이너막(510)을 형성할 때, 금속층(102)의 표면이 산소 가스에 폭로됨으로써, 금속 산화막(102b)이 다시 형성된다. 이 금속 산화막(102b)에 의해, 콘택트 저항이 증가된다.
<일 실시 형태에 관한 성막 방법의 작용 효과>
참고예와 대비하면서, 일 실시 형태에 관한 매립 방법의 작용 효과에 대하여 설명한다.
일 실시 형태에 관한 매립 방법에 의하면, 오목부(113)를 루테늄으로 매립할 수 있으므로, 비저항이 높은 금속 재료로 이루어지는 라이너막을 사용하는 제1 참고예와 비교하여, 전기 저항을 저감시킬 수 있다.
또한, 일 실시 형태에 관한 매립 방법에 의하면, 루테늄 라이너막(220)을 형성하기 전에, 프리클린 공정에서 금속 산화막(102a)이 제거된 금속층(102)의 표면을 루테늄 매립부(210)로 덮을 수 있으므로, 루테늄 라이너막(220)을 형성할 때, 금속층(102)의 표면이 산화되는 것을 방지할 수 있다. 이에 의해, 제3 참고예와 비교하여, 전기 저항을 저감시킬 수 있다.
또한, 일 실시 형태에 관한 매립 방법에 의하면, 오목부(113)를 루테늄으로 매립하기 전에, 오목부(113)의 측면 및 저면에 루테늄 라이너막(220)을 형성함으로써, 제2 참고예와 비교하여, 매립에 요하는 시간을 짧게 할 수 있어, 생산성을 향상시킬 수 있다.
이상과 같이, 일 실시 형태에 관한 매립 방법에 의하면, 생산성의 향상과, 저저항을 양립시킬 수 있다.
이상, 본 개시의 바람직한 실시 형태에 대하여 상세하게 설명하였다. 그러나, 본 개시는, 상술한 실시 형태에 제한되는 것은 아니다. 상술한 실시 형태는, 본 개시의 범위를 일탈하지 않고 다양한 변형, 치환 등이 적용될 수 있다. 또한, 각각 설명된 특징은, 기술적인 모순이 발생하지 않는 한, 조합이 가능하다.
처리실(11 내지 14)의 개수, 진공 반송실(20)의 개수, 로드 로크실(31, 32)의 개수, 대기 반송실(40)의 개수, 로드 포트(51 내지 53)의 개수, 게이트 밸브(61 내지 68)의 개수는, 도 1에 도시한 개수에 한정되는 것은 아니고, 몇 개여도 된다. 또한, 처리 시스템에 있어서, 처리실(12)에서 제1 매립 공정의 처리를 행하고, 처리실(14)에서 제3 매립 공정의 처리를 행하는 것으로서 설명하였지만, 처리실(12)에서 제1 매립 공정의 처리 및 제3 매립 공정의 처리를 행하는 구성이어도 된다. 이에 의해, 처리실의 수를 삭감하여, 처리 시스템을 소형화할 수 있다.
또한, 제3 매립 공정에서는, 루테늄 라이너막(220)이 형성된 오목부(113)에, Ru3(CO)12를 사용하여 루테늄을 매립하여 루테늄 매립부(230)를 형성하는 것으로서 설명하였지만, 이것에 한정되는 것은 아니다. 제2 매립 공정으로부터 이어서 처리실(13)에서 Ru(DMBD)(CO)3를 포함하는 가스와 산소 가스를 사용하여 오목부(113)에 루테늄을 매립하여 루테늄 매립부(230)를 형성해도 된다. 이에 의해, 처리실의 수를 삭감하여, 처리 시스템을 소형화할 수 있다.
본 개시의 처리실은, Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 중 어느 타입에서도 적용 가능하다.

Claims (15)

  1. 절연층에 형성된 오목부의 저부에 금속층을 갖는 기판으로부터 상기 금속층의 표면의 금속 산화막을 제거하는 공정과,
    상기 오목부의 저부로부터 루테늄을 매립하여 상기 금속층의 표면을 덮는 공정과,
    상기 오목부에 루테늄의 라이너막을 형성하는 공정과,
    상기 라이너막이 형성된 상기 오목부에 루테늄을 매립하는 공정을 포함하는 매립 방법.
  2. 제1항에 있어서,
    상기 금속층의 재료는, 루테늄이 확산되지 않는 금속 재료인 매립 방법.
  3. 제2항에 있어서,
    상기 금속층의 재료는, 텅스텐, 구리, 루테늄 중 어느 것인 매립 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 오목부의 저부로부터 루테늄을 매립하여 상기 금속층의 표면을 덮는 공정은, 산소 가스를 사용하지 않는 매립 방법.
  5. 제4항에 있어서,
    상기 오목부의 저부로부터 루테늄을 매립하여 상기 금속층의 표면을 덮는 공정은, Ru3(CO)12를 함유하는 가스를 사용하는 매립 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 오목부에 루테늄의 상기 라이너막을 형성하는 공정은, 탄화수소기를 갖는 루테늄 화합물을 함유하는 가스와, 산소 가스를 사용하는 매립 방법.
  7. 제6항에 있어서,
    상기 오목부에 루테늄의 상기 라이너막을 형성하는 공정은, Ru(DMBD)(CO)3를 함유하는 가스와, 산소 가스를 사용하는 매립 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 라이너막이 형성된 상기 오목부에 루테늄을 매립하는 공정은, Ru3(CO)12를 함유하는 가스를 사용하는 매립 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 라이너막이 형성된 상기 오목부에 루테늄을 매립하는 공정은, Ru(DMBD)(CO)3를 함유하는 가스와, 산소 가스를 사용하는 매립 방법.
  10. 절연층에 형성된 오목부의 저부에 금속층을 갖는 기판으로부터 상기 금속층의 표면의 금속 산화막을 제거하는 제1 처리실과,
    상기 오목부의 저부로부터 루테늄을 매립하여 상기 금속층의 표면을 덮는 제2 처리실과,
    상기 오목부에 루테늄의 라이너막을 형성하는 제3 처리실과,
    개폐 가능한 게이트 밸브를 통해, 상기 제1 처리실, 상기 제2 처리실 및 상기 제3 처리실과 연통하는 진공 반송실
    을 포함하는 처리 시스템.
  11. 제10항에 있어서,
    개폐 가능한 게이트 밸브를 통해 상기 진공 반송실과 연통하고, 상기 라이너막이 형성된 상기 오목부에 루테늄을 매립하는 제4 처리실을 더 포함하는 처리 시스템.
  12. 제10항에 있어서,
    상기 제2 처리실은, 상기 라이너막이 형성된 상기 오목부에 루테늄을 매립하는 처리 시스템.
  13. 제10항 또는 제11항에 있어서,
    상기 제3 처리실은, 상기 라이너막이 형성된 상기 오목부에 루테늄을 매립하는 처리 시스템.
  14. 제10항, 제12항 또는 제13항 중 어느 한 항에 있어서,
    상기 제1 처리실 내지 상기 제3 처리실에서 실행되는 각 공정은, 진공을 깨뜨리지 않고 연속하여 행해지는 처리 시스템.
  15. 제11항에 있어서,
    상기 제1 처리실 내지 상기 제4 처리실에서 실행되는 각 공정은, 진공을 깨뜨리지 않고 연속하여 행해지는 처리 시스템.
KR1020190112557A 2018-09-20 2019-09-11 매립 방법 및 처리 시스템 KR102364140B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-176468 2018-09-20
JP2018176468A JP7182970B2 (ja) 2018-09-20 2018-09-20 埋め込み方法及び処理システム

Publications (2)

Publication Number Publication Date
KR20200033742A true KR20200033742A (ko) 2020-03-30
KR102364140B1 KR102364140B1 (ko) 2022-02-18

Family

ID=69883851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190112557A KR102364140B1 (ko) 2018-09-20 2019-09-11 매립 방법 및 처리 시스템

Country Status (3)

Country Link
US (1) US11152260B2 (ko)
JP (1) JP7182970B2 (ko)
KR (1) KR102364140B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7278164B2 (ja) * 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
JP2022076335A (ja) 2020-11-09 2022-05-19 東京エレクトロン株式会社 ルテニウム膜を成膜する方法及び装置
JP2023018486A (ja) 2021-07-27 2023-02-08 東京エレクトロン株式会社 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置
JP2023045017A (ja) 2021-09-21 2023-04-03 東京エレクトロン株式会社 成膜装置、成膜方法及び成膜システム
JP2023045016A (ja) 2021-09-21 2023-04-03 東京エレクトロン株式会社 成膜方法及び成膜システム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146513A1 (en) * 2001-04-05 2002-10-10 Applied Materials, Inc. Cvd ruthenium seed for cvd ruthenium deposition
JP2008022021A (ja) 2000-03-31 2008-01-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR20110014191A (ko) * 2008-05-30 2011-02-10 시그마-알드리치컴퍼니 원자층 증착에 의한 루테늄 함유 막의 형성 방법
KR20180005743A (ko) * 2015-06-05 2018-01-16 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 루테늄 금속 피처 충전
KR20180005607A (ko) * 2016-07-06 2018-01-16 도쿄엘렉트론가부시키가이샤 루테늄 배선 및 그 제조 방법
KR20180063317A (ko) * 2015-10-15 2018-06-11 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 선택적 상향식 금속 피처 충전
KR20180101226A (ko) * 2017-03-02 2018-09-12 도쿄엘렉트론가부시키가이샤 루테늄 배선의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034518B2 (ja) * 2000-03-31 2008-01-16 株式会社日立国際電気 半導体装置の製造方法
KR100429876B1 (ko) * 2001-07-27 2004-05-04 삼성전자주식회사 고밀도 씨딩층을 갖는 루테늄막을 구비하는 반도체 소자의제조 방법 및 그러한 반도체 소자를 형성하기 위한 제조장비
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
US8372739B2 (en) * 2007-03-26 2013-02-12 Tokyo Electron Limited Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8026168B2 (en) * 2007-08-15 2011-09-27 Tokyo Electron Limited Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
JP6385856B2 (ja) 2015-02-26 2018-09-05 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
US10002834B2 (en) 2015-03-11 2018-06-19 Applied Materials, Inc. Method and apparatus for protecting metal interconnect from halogen based precursors
JP6540228B2 (ja) 2015-05-25 2019-07-10 富士通株式会社 半導体装置及びその製造方法
US9887160B2 (en) * 2015-09-24 2018-02-06 International Business Machines Corporation Multiple pre-clean processes for interconnect fabrication
US10115601B2 (en) * 2016-02-03 2018-10-30 Tokyo Electron Limited Selective film formation for raised and recessed features using deposition and etching processes
US10177091B2 (en) * 2016-02-19 2019-01-08 Globalfoundries Inc. Interconnect structure and method of forming
US9589836B1 (en) * 2016-03-11 2017-03-07 Globalfoundries Inc. Methods of forming ruthenium conductive structures in a metallization layer
US20170271512A1 (en) * 2016-03-21 2017-09-21 International Business Machines Corporation Liner-less contact metallization
KR20170110332A (ko) * 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI809712B (zh) * 2017-01-24 2023-07-21 美商應用材料股份有限公司 用於在基板上形成鈷層的方法
US10731250B2 (en) * 2017-06-06 2020-08-04 Lam Research Corporation Depositing ruthenium layers in interconnect metallization
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US10847413B2 (en) * 2017-11-30 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact plugs for semiconductor device
US11011413B2 (en) * 2017-11-30 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
KR20200118831A (ko) * 2018-02-12 2020-10-16 메르크 파텐트 게엠베하 무산소성 공반응물을 이용한 루테늄의 기상 증착 방법
US10580696B1 (en) * 2018-08-21 2020-03-03 Globalfoundries Inc. Interconnects formed by a metal displacement reaction
JP2020043139A (ja) * 2018-09-06 2020-03-19 東京エレクトロン株式会社 埋め込み方法及び処理システム
TW202021046A (zh) * 2018-09-14 2020-06-01 美商應用材料股份有限公司 形成具有嵌入式阻障層的穿孔之方法
US11387112B2 (en) * 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
US11355391B2 (en) * 2019-03-18 2022-06-07 Applied Materials, Inc. Method for forming a metal gapfill
US11282745B2 (en) * 2019-04-28 2022-03-22 Applied Materials, Inc. Methods for filling features with ruthenium

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022021A (ja) 2000-03-31 2008-01-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20020146513A1 (en) * 2001-04-05 2002-10-10 Applied Materials, Inc. Cvd ruthenium seed for cvd ruthenium deposition
KR20110014191A (ko) * 2008-05-30 2011-02-10 시그마-알드리치컴퍼니 원자층 증착에 의한 루테늄 함유 막의 형성 방법
KR20180005743A (ko) * 2015-06-05 2018-01-16 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 루테늄 금속 피처 충전
KR20180063317A (ko) * 2015-10-15 2018-06-11 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 선택적 상향식 금속 피처 충전
KR20180005607A (ko) * 2016-07-06 2018-01-16 도쿄엘렉트론가부시키가이샤 루테늄 배선 및 그 제조 방법
KR20180101226A (ko) * 2017-03-02 2018-09-12 도쿄엘렉트론가부시키가이샤 루테늄 배선의 제조 방법

Also Published As

Publication number Publication date
JP7182970B2 (ja) 2022-12-05
KR102364140B1 (ko) 2022-02-18
US11152260B2 (en) 2021-10-19
US20200098627A1 (en) 2020-03-26
JP2020047864A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
KR102364140B1 (ko) 매립 방법 및 처리 시스템
KR102307270B1 (ko) 매립 방법 및 처리 시스템
KR101709851B1 (ko) 성막 방법 및 성막 장치
KR101214704B1 (ko) 성막 방법 및 처리 시스템
KR100421036B1 (ko) 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
KR20220079671A (ko) 갭 충전 증착 공정
KR19980070902A (ko) 저온 통합된 금속화 방법 및 그 장치
KR101739613B1 (ko) Cu 배선의 형성 방법
JP5969306B2 (ja) Ｃｕ配線の形成方法
KR20200038854A (ko) 표면 처리 방법 및 처리 시스템
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
KR102394115B1 (ko) RuSi막의 형성 방법 및 기판 처리 시스템
US20230227973A1 (en) Ruthenium film forming method and substrate processing system
JP2017050304A (ja) 半導体装置の製造方法
US20240105445A1 (en) Film forming method and substrate processing system
US20230010568A1 (en) Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
KR20230164173A (ko) 표면 처리 방법 및 기판 처리 장치
KR20230155566A (ko) 매립 방법 및 처리 시스템
JP2023502512A (ja) 金属相互接続構造におけるドーピングプロセス

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant