JP2001144271A - 半導体メモリ素子のキャパシタ形成方法 - Google Patents
半導体メモリ素子のキャパシタ形成方法Info
- Publication number
- JP2001144271A JP2001144271A JP2000199527A JP2000199527A JP2001144271A JP 2001144271 A JP2001144271 A JP 2001144271A JP 2000199527 A JP2000199527 A JP 2000199527A JP 2000199527 A JP2000199527 A JP 2000199527A JP 2001144271 A JP2001144271 A JP 2001144271A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- gas
- forming
- capacitor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 73
- 229910003071 TaON Inorganic materials 0.000 claims abstract description 57
- 239000000126 substance Substances 0.000 claims abstract description 29
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004381 surface treatment Methods 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 64
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000002243 precursor Substances 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 10
- 238000002425 crystallisation Methods 0.000 claims description 8
- 230000008025 crystallization Effects 0.000 claims description 8
- 239000012495 reaction gas Substances 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims 3
- 238000002513 implantation Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000010574 gas phase reaction Methods 0.000 abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005121 nitriding Methods 0.000 abstract description 3
- 230000002459 sustained effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 105
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 26
- 229910001936 tantalum oxide Inorganic materials 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- 238000011066 ex-situ storage Methods 0.000 description 4
- 150000001722 carbon compounds Chemical class 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 238000006557 surface reaction Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 1
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Abstract
(57)【要約】 （修正有）
【課題】 リーク電流の発生が少なく高誘電率を持つ誘
電体膜を備えることで、大容量を確保できる半導体素子
のキャパシタを提供する。 【解決手段】 半導体基板３０上に表面積を増大させる
半球膜４１及び自然酸化を抑制する窒化処理等の表面処
理をした下部電極４０を形成し、その上にＴａＯＮ膜４
３ａを形成し、Ｏ又はＮ２雰囲気で熱処理し結晶化させ
る。ＴａＯＮ膜４３ａは３００乃至６００℃及び０.１
乃至１０Torrに維持され、Ｔａ化学蒸気、Ｏ２ガス及び
ＮＨ３ガスを噴射するシャワーヘッドの装着されたＬＰ
ＣＶＤチャンバ内で気相反応を抑制させながらウェーハ
表面のみで化学反応するように成膜される。次にＴｉＮ
導電性バリア膜４４上部電極４５を積層する。
電体膜を備えることで、大容量を確保できる半導体素子
のキャパシタを提供する。 【解決手段】 半導体基板３０上に表面積を増大させる
半球膜４１及び自然酸化を抑制する窒化処理等の表面処
理をした下部電極４０を形成し、その上にＴａＯＮ膜４
３ａを形成し、Ｏ又はＮ２雰囲気で熱処理し結晶化させ
る。ＴａＯＮ膜４３ａは３００乃至６００℃及び０.１
乃至１０Torrに維持され、Ｔａ化学蒸気、Ｏ２ガス及び
ＮＨ３ガスを噴射するシャワーヘッドの装着されたＬＰ
ＣＶＤチャンバ内で気相反応を抑制させながらウェーハ
表面のみで化学反応するように成膜される。次にＴｉＮ
導電性バリア膜４４上部電極４５を積層する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体メモリ素子の
キャパシタ形成方法に関し、詳しくは、ＴａＯＮ膜を誘
電体膜として用いる半導体メモリ素子のキャパシタ形成
方法に関する。
キャパシタ形成方法に関し、詳しくは、ＴａＯＮ膜を誘
電体膜として用いる半導体メモリ素子のキャパシタ形成
方法に関する。
【０００２】
【従来の技術】最近、半導体製造技術の発達に伴い、メ
モリ素子の需要が急増しつつある。これにより、メモリ
素子は狭い面積に対する高いキャパシタンスが要求され
る。この様なキャパシタの静電容量(capacitance)は、
下部電極の表面積を拡大すること、及び高誘電率を持つ
絶縁体を用いることにより増大する。従来のキャパシタ
はＮＯ(nitride-oxide)膜よりも高誘電率のタンタル酸
化膜(Ｔａ2Ｏ5)が誘電体として用いられることにより、
下部電極の構造が３次的に形成される。
モリ素子の需要が急増しつつある。これにより、メモリ
素子は狭い面積に対する高いキャパシタンスが要求され
る。この様なキャパシタの静電容量(capacitance)は、
下部電極の表面積を拡大すること、及び高誘電率を持つ
絶縁体を用いることにより増大する。従来のキャパシタ
はＮＯ(nitride-oxide)膜よりも高誘電率のタンタル酸
化膜(Ｔａ2Ｏ5)が誘電体として用いられることにより、
下部電極の構造が３次的に形成される。
【０００３】図１は従来の半導体メモリ素子のキャパシ
タを示す断面図である。同図に示すように、下部にゲー
ト絶縁膜１２を含むゲート電極１３は、フィールド酸化
膜１１が所定部分に形成された半導体基板１０上に公知
の方式によって形成される。接合領域１４はゲート電極
１３の両側の半導体基板１０に形成されてＭＯＳトラン
ジスタが形成される。第１層間絶縁膜１６及び第２層間
絶縁膜１８は、ＭＯＳトランジスタの形成された半導体
基板１０上に形成される。ストレージノードコンタクト
ホールｈは、接合領域１４が露出するように、第１及び
第２層間絶縁膜１６、１８内に形成される。シリンダー
形態の下部電極２０が公知の方式により、露出した接合
領域１４とコンタクトされるように、ストレージノード
コンタクトホールｈ内に形成される。ＨＳＧ(HemiSpher
ical Grain)膜２１は、下部電極２０の表面積を一層増
大させる為に、下部電極２０の表面に形成される。タン
タル酸化膜２３はＨＳＧ膜２１表面に形成される。この
とき、タンタル酸化膜２３は後工程にて形成される。ま
ず、タンタル酸化膜２３の形成前に、ＨＳＧ膜２１表面
を洗浄後、ex-situ方式にてＲＴＮ(rapid thermal Ni
tridation)工程を行う。ＲＴＮ工程にてＨＳＧ膜２１表
面にシリコン窒化膜２２が形成される。続いて、約４０
０乃至４５０℃の温度で５３乃至５７Å厚さで第１タン
タル酸化膜が形成される。その後、低温でアニーリング
工程を行った後、第１タンタル酸化膜と同じ工程及び同
じ厚さで第２タンタル酸化膜が形成される。次いで、連
続的に低温及び高温でアニーリング工程を行い、単一の
タンタル酸化膜２３が形成される。上部電極２４はタン
タル酸化膜２３及び第２層間絶縁膜１８上に蒸着され、
キャパシタが完成する。
タを示す断面図である。同図に示すように、下部にゲー
ト絶縁膜１２を含むゲート電極１３は、フィールド酸化
膜１１が所定部分に形成された半導体基板１０上に公知
の方式によって形成される。接合領域１４はゲート電極
１３の両側の半導体基板１０に形成されてＭＯＳトラン
ジスタが形成される。第１層間絶縁膜１６及び第２層間
絶縁膜１８は、ＭＯＳトランジスタの形成された半導体
基板１０上に形成される。ストレージノードコンタクト
ホールｈは、接合領域１４が露出するように、第１及び
第２層間絶縁膜１６、１８内に形成される。シリンダー
形態の下部電極２０が公知の方式により、露出した接合
領域１４とコンタクトされるように、ストレージノード
コンタクトホールｈ内に形成される。ＨＳＧ(HemiSpher
ical Grain)膜２１は、下部電極２０の表面積を一層増
大させる為に、下部電極２０の表面に形成される。タン
タル酸化膜２３はＨＳＧ膜２１表面に形成される。この
とき、タンタル酸化膜２３は後工程にて形成される。ま
ず、タンタル酸化膜２３の形成前に、ＨＳＧ膜２１表面
を洗浄後、ex-situ方式にてＲＴＮ(rapid thermal Ni
tridation)工程を行う。ＲＴＮ工程にてＨＳＧ膜２１表
面にシリコン窒化膜２２が形成される。続いて、約４０
０乃至４５０℃の温度で５３乃至５７Å厚さで第１タン
タル酸化膜が形成される。その後、低温でアニーリング
工程を行った後、第１タンタル酸化膜と同じ工程及び同
じ厚さで第２タンタル酸化膜が形成される。次いで、連
続的に低温及び高温でアニーリング工程を行い、単一の
タンタル酸化膜２３が形成される。上部電極２４はタン
タル酸化膜２３及び第２層間絶縁膜１８上に蒸着され、
キャパシタが完成する。
【０００４】
【発明が解決しようとする課題】しかしながら、タンタ
ル酸化膜を誘電体とする従来のキャパシタは、次のよう
な問題点がある。まず、一般的なタンタル酸化膜は、不
安な化学量論比(stoichiometry)を持つため、ＴａとＯ
の造成比に差が発生する。このため、置換型Ｔａ原子、
すなわち空孔原子(vacancy atom)が薄膜内に発生す
る。この空孔原子は、酸素空孔(oxygen vacancy)であ
るから、リーク電流の原因になる。空孔原子の量はタン
タル酸化膜を構成する構成要素の含有量と結合程度によ
って調節できるが、完全には除去し難い。
ル酸化膜を誘電体とする従来のキャパシタは、次のよう
な問題点がある。まず、一般的なタンタル酸化膜は、不
安な化学量論比(stoichiometry)を持つため、ＴａとＯ
の造成比に差が発生する。このため、置換型Ｔａ原子、
すなわち空孔原子(vacancy atom)が薄膜内に発生す
る。この空孔原子は、酸素空孔(oxygen vacancy)であ
るから、リーク電流の原因になる。空孔原子の量はタン
タル酸化膜を構成する構成要素の含有量と結合程度によ
って調節できるが、完全には除去し難い。
【０００５】現在は、タンタル酸化膜の不安な化学量論
比を安定する為に、タンタル酸化膜内の置換型Ｔａ原子
を除去する為に、タンタル酸化膜を酸化させる。しか
し、リーク電流の防止の為にタンタル酸化膜を酸化させ
ると、次の様な問題点がある。すなわち、タンタル酸化
膜はポリシリコンまたはＴｉＮ等で形成される上部及び
下部電極と酸化反応性が大きい。よって、置換型Ｔａ原
子を酸化させるための酸化工程時、タンタル酸化膜と上
部電極または下部電極との反応により、界面に低誘電率
を持つ酸化膜が発生し、タンタル酸化膜と下部電極の界
面に酸素が移動されて界面の均一性が低下する。
比を安定する為に、タンタル酸化膜内の置換型Ｔａ原子
を除去する為に、タンタル酸化膜を酸化させる。しか
し、リーク電流の防止の為にタンタル酸化膜を酸化させ
ると、次の様な問題点がある。すなわち、タンタル酸化
膜はポリシリコンまたはＴｉＮ等で形成される上部及び
下部電極と酸化反応性が大きい。よって、置換型Ｔａ原
子を酸化させるための酸化工程時、タンタル酸化膜と上
部電極または下部電極との反応により、界面に低誘電率
を持つ酸化膜が発生し、タンタル酸化膜と下部電極の界
面に酸素が移動されて界面の均一性が低下する。
【０００６】また、前駆体(precusor)として用いられる
Ｔａ(ＯＣ2 Ｈ5)5の有機物とＯ2 (またはＮ2 Ｏ)ガスと
の反応により、炭素原子(Ｃ)、炭素化合物(ＣＨ4、Ｃ2
Ｈ4)及びＨ2 Ｏの様な不純物がタンタル酸化膜内に発生
する。この不純物はキャパシタのリーク電流を増大さ
せ、タンタル酸化膜の誘電特性を低下させるため、大容
量のキャパシタを得にくい。
Ｔａ(ＯＣ2 Ｈ5)5の有機物とＯ2 (またはＮ2 Ｏ)ガスと
の反応により、炭素原子(Ｃ)、炭素化合物(ＣＨ4、Ｃ2
Ｈ4)及びＨ2 Ｏの様な不純物がタンタル酸化膜内に発生
する。この不純物はキャパシタのリーク電流を増大さ
せ、タンタル酸化膜の誘電特性を低下させるため、大容
量のキャパシタを得にくい。
【０００７】さらに、誘電体膜としてタンタル酸化膜を
用いる方法は、タンタル酸化膜の形成前に洗浄工程を行
ってから、別のex-situ工程を行う必要があり、タンタ
ル酸化膜を２段階に蒸着する必要があり、タンタル酸化
膜を形成後、低温及び高温で２回に渡って熱処理工程を
行う必要がある。このため、工程が複雑になる。
用いる方法は、タンタル酸化膜の形成前に洗浄工程を行
ってから、別のex-situ工程を行う必要があり、タンタ
ル酸化膜を２段階に蒸着する必要があり、タンタル酸化
膜を形成後、低温及び高温で２回に渡って熱処理工程を
行う必要がある。このため、工程が複雑になる。
【０００８】従って、本発明の目的は、リーク電流の発
生が少なくて高誘電率を持つ誘電体膜を備えることで、
大容量を確保できる半導体素子のキャパシタを提供する
ことにある。
生が少なくて高誘電率を持つ誘電体膜を備えることで、
大容量を確保できる半導体素子のキャパシタを提供する
ことにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、半導体基板上に下部電極を形成する段
階；前記下部電極表面に自然酸化膜の発生を阻止するた
めの表面処理を行う段階；前記表面処理した下部電極上
にＴａ化学蒸気、Ｏ2ガス及びＮＨ3ガスの反応によって
ＴａＯＮ膜を形成する段階；前記ＴａＯＮ膜を結晶化す
る段階；及び前記ＴａＯＮ膜上に上部電極を形成する段
階を含み、前記ＴａＯＮ膜上にＴａ化学蒸気、Ｏ2ガス
及びＮＨ3ガスを噴射するシャワーヘッドの装着された
ＬＰＣＶＤチャンバ内で形成され、前記ＴａＯＮ膜は３
００乃至６００℃及び０.１乃至１０Torrの圧力で形成
されることを特徴とする。
に、本発明は、半導体基板上に下部電極を形成する段
階；前記下部電極表面に自然酸化膜の発生を阻止するた
めの表面処理を行う段階；前記表面処理した下部電極上
にＴａ化学蒸気、Ｏ2ガス及びＮＨ3ガスの反応によって
ＴａＯＮ膜を形成する段階；前記ＴａＯＮ膜を結晶化す
る段階；及び前記ＴａＯＮ膜上に上部電極を形成する段
階を含み、前記ＴａＯＮ膜上にＴａ化学蒸気、Ｏ2ガス
及びＮＨ3ガスを噴射するシャワーヘッドの装着された
ＬＰＣＶＤチャンバ内で形成され、前記ＴａＯＮ膜は３
００乃至６００℃及び０.１乃至１０Torrの圧力で形成
されることを特徴とする。
【００１０】また、本発明は、半導体基板上に下部電極
を形成する段階；前記下部電極表面の自然酸化膜の発生
を抑制するための表面処理工程を行う段階；前記表面処
理した下部電極上にＴａ化学蒸気、Ｏ2ガス及びＮＨ3ガ
スの反応によってＴａＯＮ膜を形成する段階；前記Ｔａ
ＯＮ膜を結晶化させる段階；及び前記ＴａＯＮ膜上に上
部電極を形成する段階を含み、前記ＴａＯＮ膜は、Ｔａ
化学蒸気及びＯ2ガスの注入される第１インジェクタが
一側壁に装着され、ＮＨ3ガスの注入される第２インジ
ェクタが前記第１インジェクタと対向する他側壁に装着
され、反応ガスを向流状態に噴射させるＬＰＣＶＤチャ
ンバで形成され、前記ＴａＯＮ膜は３００乃至６００℃
及び０.１乃至１０Torrで形成されることを特徴とす
る。
を形成する段階；前記下部電極表面の自然酸化膜の発生
を抑制するための表面処理工程を行う段階；前記表面処
理した下部電極上にＴａ化学蒸気、Ｏ2ガス及びＮＨ3ガ
スの反応によってＴａＯＮ膜を形成する段階；前記Ｔａ
ＯＮ膜を結晶化させる段階；及び前記ＴａＯＮ膜上に上
部電極を形成する段階を含み、前記ＴａＯＮ膜は、Ｔａ
化学蒸気及びＯ2ガスの注入される第１インジェクタが
一側壁に装着され、ＮＨ3ガスの注入される第２インジ
ェクタが前記第１インジェクタと対向する他側壁に装着
され、反応ガスを向流状態に噴射させるＬＰＣＶＤチャ
ンバで形成され、前記ＴａＯＮ膜は３００乃至６００℃
及び０.１乃至１０Torrで形成されることを特徴とす
る。
【００１１】また、本発明は、半導体基板上に下部電極
を形成する段階；前記下部電極表面の自然酸化膜の発生
を抑制するための表面処理工程を行う段階；前記表面処
理した下部電極上にＴａ化学蒸気、Ｏ2ガス及びＮＨ3ガ
スの反応によってＴａＯＮ膜を形成する段階；前記Ｔａ
ＯＮ膜を結晶化させる段階；及び前記ＴａＯＮ膜上に上
部電極を形成する段階を含み、前記ＴａＯＮ膜は、Ｔａ
化学蒸気及びＯ2ガスを噴射する第１インジェクタと、
ＮＨ3ガスを噴射する第２インジェクタとを下端両側に
備え、反応ガスを放物線状に噴射させるＬＰＣＶＤチャ
ンバで形成され、前記ＴａＯＮ膜は３００乃至６００℃
及び０.１乃至１０Torrで形成されることを特徴とす
る。
を形成する段階；前記下部電極表面の自然酸化膜の発生
を抑制するための表面処理工程を行う段階；前記表面処
理した下部電極上にＴａ化学蒸気、Ｏ2ガス及びＮＨ3ガ
スの反応によってＴａＯＮ膜を形成する段階；前記Ｔａ
ＯＮ膜を結晶化させる段階；及び前記ＴａＯＮ膜上に上
部電極を形成する段階を含み、前記ＴａＯＮ膜は、Ｔａ
化学蒸気及びＯ2ガスを噴射する第１インジェクタと、
ＮＨ3ガスを噴射する第２インジェクタとを下端両側に
備え、反応ガスを放物線状に噴射させるＬＰＣＶＤチャ
ンバで形成され、前記ＴａＯＮ膜は３００乃至６００℃
及び０.１乃至１０Torrで形成されることを特徴とす
る。
【００１２】
【発明の実施の形態】以下、本発明の好適実施例を詳細
に説明する。 (実施例１)図２を参照して、フィールド酸化膜３１は、
公知の方式にて所定の電導性を持つ半導体基板３０の所
定部分に形成される。底部にゲート絶縁膜３２を含むゲ
ート電極３３が半導体基板３０上の所定部分に形成にさ
れ、スペーサ３４はゲート電極３３の両側壁に公知の方
式にて形成される。接合領域３５は、ゲート電極３３の
両側の半導体基板３０に形成されてＭＯＳトランジスタ
が形成される。第１層間絶縁膜３６及び第２層間絶縁膜
３８はＭＯＳトランジスタの形成された半導体基板３０
に形成される。その後、接合領域３５の何れかが露出す
るように第２及び第１層間絶縁膜３８、３６がパターニ
ングされ、ストリージノードコンタクトホールＨが形成
される。露出した接合領域３５とコンタクトされるよう
にシリンダー形態またはスタック形態で下部電極４０が
形成される。ＨＳＧ膜４１は下部電極４０の表面積を増
大させる為に、公知の方法にて下部電極４０の表面に形
成される。その後、ＨＳＧ膜４１の表面すなわちＨＳＧ
膜４１を含む下部電極４０と以後形成される誘電体膜
(不図示)との間の界面に、低誘電自然酸化膜の発生を阻
止する為に、下部電極４０及び第２層間絶縁膜３８の表
面がＨＦ蒸気(HF vapor)、ＨＦ溶液(solution)または
ＨＦを含む化合物によって洗浄処理されることができ
る。このような洗浄処理は、下部電極の形成工程とin-s
ituまたはex-situにて行うことができる。しかも、ＨＦ
溶液の洗浄処理の前または後に界面の均一性を一層改善
するために、下部電極の表面はＮＨ4ＯＨ溶液またはＨ2
ＳＯ4 溶液等により界面処理できる。また、他の方法と
して、下部電極４０の形成された半導体基板の結果物
は、ＦＴＰ(fast thermal process)電気炉(furnace)
で７００乃至９００℃及びＮＨ3ガス雰囲気で熱処理さ
れて下部電極４０の表面が窒化する。このような下部電
極４０表面の窒化処理によって自然酸化膜の発生を抑制
できる。また、他の方法として、下部電極の形成工程と
in-situにて下部電極４０の形成された結果物は、６０
０乃至９５０℃の温度及び窒素雰囲気でＲＴＰ(rapid
thermalprocess)を行う事も出来る。
に説明する。 (実施例１)図２を参照して、フィールド酸化膜３１は、
公知の方式にて所定の電導性を持つ半導体基板３０の所
定部分に形成される。底部にゲート絶縁膜３２を含むゲ
ート電極３３が半導体基板３０上の所定部分に形成にさ
れ、スペーサ３４はゲート電極３３の両側壁に公知の方
式にて形成される。接合領域３５は、ゲート電極３３の
両側の半導体基板３０に形成されてＭＯＳトランジスタ
が形成される。第１層間絶縁膜３６及び第２層間絶縁膜
３８はＭＯＳトランジスタの形成された半導体基板３０
に形成される。その後、接合領域３５の何れかが露出す
るように第２及び第１層間絶縁膜３８、３６がパターニ
ングされ、ストリージノードコンタクトホールＨが形成
される。露出した接合領域３５とコンタクトされるよう
にシリンダー形態またはスタック形態で下部電極４０が
形成される。ＨＳＧ膜４１は下部電極４０の表面積を増
大させる為に、公知の方法にて下部電極４０の表面に形
成される。その後、ＨＳＧ膜４１の表面すなわちＨＳＧ
膜４１を含む下部電極４０と以後形成される誘電体膜
(不図示)との間の界面に、低誘電自然酸化膜の発生を阻
止する為に、下部電極４０及び第２層間絶縁膜３８の表
面がＨＦ蒸気(HF vapor)、ＨＦ溶液(solution)または
ＨＦを含む化合物によって洗浄処理されることができ
る。このような洗浄処理は、下部電極の形成工程とin-s
ituまたはex-situにて行うことができる。しかも、ＨＦ
溶液の洗浄処理の前または後に界面の均一性を一層改善
するために、下部電極の表面はＮＨ4ＯＨ溶液またはＨ2
ＳＯ4 溶液等により界面処理できる。また、他の方法と
して、下部電極４０の形成された半導体基板の結果物
は、ＦＴＰ(fast thermal process)電気炉(furnace)
で７００乃至９００℃及びＮＨ3ガス雰囲気で熱処理さ
れて下部電極４０の表面が窒化する。このような下部電
極４０表面の窒化処理によって自然酸化膜の発生を抑制
できる。また、他の方法として、下部電極の形成工程と
in-situにて下部電極４０の形成された結果物は、６０
０乃至９５０℃の温度及び窒素雰囲気でＲＴＰ(rapid
thermalprocess)を行う事も出来る。
【００１３】図３を参照して、誘電体として非晶質Ｔａ
ＯＮ膜４３が、表面処理された下部電極４０上に５０乃
至１５０Åの厚さで形成される。このとき、非晶質Ｔａ
ＯＮ膜４３は、in-situまたはex-situに形成できる。こ
こで、非晶質ＴａＯＮ膜４３はＬＰＣＶＤチャンバ内で
前駆体から得られるＴａ化学蒸気、Ｏ2ガス及びＮＨ3ガ
スの反応により形成される。非晶質ＴａＯＮ膜４３の蒸
着時、膜内のパティクルの発生を最小化するために、チ
ャンバ内の気相反応(gas phase reaction)は抑制させ
ながら、ウェーハ表面のみで化学反応するようにし、Ｌ
ＰＣＶＤチャンバ内の温度は３００乃至６００℃、圧力
は０.１乃至１０Torrで維持させることが望ましい。Ｔ
ａＯＮ膜の形成前、下部電極４０表面がＨＦのみによっ
て洗浄された場合、ＴａＯＮ膜の蒸着時、ＬＰＣＶＤチ
ャンバ内にＮＨ3ガスのみが先に注入され、下部電極４
０表面を窒化させた後、残りの反応ガスが注入されて、
ＴａＯＮ膜が蒸着される。また、前駆体はタンタルを含
む有機金属物質例えばＴａ(ＯＣ2Ｈ5) 5(tantalum ethy
late)、Ｔａ(Ｎ(ＣＨ3)2 )5(penta-dimethyl-amino-tan
talum)物質が用いられる。Ｔａ(Ｏ(Ｃ2 Ｈ5 )5 、Ｔａ
(Ｎ(ＣＨ3)2)5 の様な前駆体は、公知のように液状であ
るため、蒸気状すなわちＴａ化学蒸気に変換した後、Ｌ
ＰＣＶＤチャンバ内に供給されるべきである。すなわ
ち、液状の前駆体は、ＭＦＣ(Mass Flow Controller)
の様な流量調節器を用いて定量化した後、オリフィス(o
rifice)またはノズル(nozzle)を含む蒸発器または蒸発
管で蒸発されてＴａ化学蒸気となる。また、Ｔａ化学蒸
気の凝縮が防止されるように蒸発器とＴａ蒸気の流路(f
lowpath)となる供給管の温度は１５０乃至２００℃で維
持することが望ましい。このとき、Ｔａ化学蒸気を作る
ための前駆体は、約５０乃至１５０mg/min程度蒸発器ま
たは蒸発管に注入され、Ｏ2ガスはＴａ化学蒸気の量に
より変化するが、略５乃至５００sccm程度ＬＰＣＶＤチ
ャンバ内に注入され、ＮＨ3ガスは約１０乃至１０００s
ccm程度ＬＰＣＶＤチャンバ内に注入される。本実施例
のＴａＯＮ膜は、図５に示すように、チャンバ上部にシ
ャワーヘッド１１０が装着されたＣＶＤチャンバ１００
内で形成される。このとき、Ｔａ化学蒸気、Ｏ2ガス及
びＮＨ3ガスはソース注入ポート(source inject por
t；１１２)に注入された後、シャワーヘッド１１０の孔
１１０ａを介してウェーハ１１５に噴射される。これに
より、反応ガスが基板表面に対して垂直に噴射されるこ
とで、ＴａＯＮ膜の均一度が改善される。尚、説明しな
い図面符号１２０はウェーハが載置されるウェーハ支持
台、１２５はチャンバ１００内を真空状態に作るための
真空ポートである。また、図面符号１３０はソース注入
ポート１１２とシャワーヘッド１１０との間に介在され
るセラミックからなる上部アイソレータ、１３５は上部
アイソレータ１３０の両側下端に配置されながらシャワ
ーヘッド１１０を固定する下部アイソレータである。ま
た、図面符号１４０はウェーハ注入口である。
ＯＮ膜４３が、表面処理された下部電極４０上に５０乃
至１５０Åの厚さで形成される。このとき、非晶質Ｔａ
ＯＮ膜４３は、in-situまたはex-situに形成できる。こ
こで、非晶質ＴａＯＮ膜４３はＬＰＣＶＤチャンバ内で
前駆体から得られるＴａ化学蒸気、Ｏ2ガス及びＮＨ3ガ
スの反応により形成される。非晶質ＴａＯＮ膜４３の蒸
着時、膜内のパティクルの発生を最小化するために、チ
ャンバ内の気相反応(gas phase reaction)は抑制させ
ながら、ウェーハ表面のみで化学反応するようにし、Ｌ
ＰＣＶＤチャンバ内の温度は３００乃至６００℃、圧力
は０.１乃至１０Torrで維持させることが望ましい。Ｔ
ａＯＮ膜の形成前、下部電極４０表面がＨＦのみによっ
て洗浄された場合、ＴａＯＮ膜の蒸着時、ＬＰＣＶＤチ
ャンバ内にＮＨ3ガスのみが先に注入され、下部電極４
０表面を窒化させた後、残りの反応ガスが注入されて、
ＴａＯＮ膜が蒸着される。また、前駆体はタンタルを含
む有機金属物質例えばＴａ(ＯＣ2Ｈ5) 5(tantalum ethy
late)、Ｔａ(Ｎ(ＣＨ3)2 )5(penta-dimethyl-amino-tan
talum)物質が用いられる。Ｔａ(Ｏ(Ｃ2 Ｈ5 )5 、Ｔａ
(Ｎ(ＣＨ3)2)5 の様な前駆体は、公知のように液状であ
るため、蒸気状すなわちＴａ化学蒸気に変換した後、Ｌ
ＰＣＶＤチャンバ内に供給されるべきである。すなわ
ち、液状の前駆体は、ＭＦＣ(Mass Flow Controller)
の様な流量調節器を用いて定量化した後、オリフィス(o
rifice)またはノズル(nozzle)を含む蒸発器または蒸発
管で蒸発されてＴａ化学蒸気となる。また、Ｔａ化学蒸
気の凝縮が防止されるように蒸発器とＴａ蒸気の流路(f
lowpath)となる供給管の温度は１５０乃至２００℃で維
持することが望ましい。このとき、Ｔａ化学蒸気を作る
ための前駆体は、約５０乃至１５０mg/min程度蒸発器ま
たは蒸発管に注入され、Ｏ2ガスはＴａ化学蒸気の量に
より変化するが、略５乃至５００sccm程度ＬＰＣＶＤチ
ャンバ内に注入され、ＮＨ3ガスは約１０乃至１０００s
ccm程度ＬＰＣＶＤチャンバ内に注入される。本実施例
のＴａＯＮ膜は、図５に示すように、チャンバ上部にシ
ャワーヘッド１１０が装着されたＣＶＤチャンバ１００
内で形成される。このとき、Ｔａ化学蒸気、Ｏ2ガス及
びＮＨ3ガスはソース注入ポート(source inject por
t；１１２)に注入された後、シャワーヘッド１１０の孔
１１０ａを介してウェーハ１１５に噴射される。これに
より、反応ガスが基板表面に対して垂直に噴射されるこ
とで、ＴａＯＮ膜の均一度が改善される。尚、説明しな
い図面符号１２０はウェーハが載置されるウェーハ支持
台、１２５はチャンバ１００内を真空状態に作るための
真空ポートである。また、図面符号１３０はソース注入
ポート１１２とシャワーヘッド１１０との間に介在され
るセラミックからなる上部アイソレータ、１３５は上部
アイソレータ１３０の両側下端に配置されながらシャワ
ーヘッド１１０を固定する下部アイソレータである。ま
た、図面符号１４０はウェーハ注入口である。
【００１４】その後、図４に示すように、非晶質ＴａＯ
Ｎ膜４３は、より安定した状態を持つ様に熱処理工程に
て結晶化する。このとき、結晶化工程はin-situまたはe
x-situにてＮ２Ｏ、Ｏ2またはＮ２雰囲気及び６００乃
至９５０℃の温度を維持するチャンバまたは電気炉で熱
処理される。この熱処理により、非晶質ＴａＯＮ膜４３
は結晶質ＴａＯＮ膜４３ａに変換されながら、非晶質Ｔ
ａＯＮ膜４３内に残留する炭素化合物の様な不純物が全
て放出される。その後、導電性バリア４４は結晶化した
ＴａＯＮ膜４３ａ上に形成され、導電性バリア４４は、
ＴｉＮ膜で形成される。上部電極４５はドープトポリシ
リコン膜で形成され、導電性バリア４４上に形成され
る。
Ｎ膜４３は、より安定した状態を持つ様に熱処理工程に
て結晶化する。このとき、結晶化工程はin-situまたはe
x-situにてＮ２Ｏ、Ｏ2またはＮ２雰囲気及び６００乃
至９５０℃の温度を維持するチャンバまたは電気炉で熱
処理される。この熱処理により、非晶質ＴａＯＮ膜４３
は結晶質ＴａＯＮ膜４３ａに変換されながら、非晶質Ｔ
ａＯＮ膜４３内に残留する炭素化合物の様な不純物が全
て放出される。その後、導電性バリア４４は結晶化した
ＴａＯＮ膜４３ａ上に形成され、導電性バリア４４は、
ＴｉＮ膜で形成される。上部電極４５はドープトポリシ
リコン膜で形成され、導電性バリア４４上に形成され
る。
【００１５】(実施例２)本実施例は、Ｔａ化学蒸気、Ｏ
2 ガス及びＮＨ3ガスの噴射方法の以外は、実施例１と
同様である。実施例でのＴａＯＮ膜は図６に示すよう
に、両側壁に互いに対向するインジェクタを備えるＬＰ
ＣＶＤチャンバ２００内で形成される。ここで、一側の
インジェクタ２０２ではＴａ化学蒸気及びＯ2ガスが噴
射され、対向する他側のインジェクタ２０４ではＮＨ3
ガスが噴射される。このように、インジェクタ２０２、
２０４が相対するように配置されるため、Ｔａ化学蒸気
及びＯ2ガスとＮＨ3ガスはウェーハ表面で互いに向流さ
れる。これにより、気相反応をより抑制することがで
き、ウェーハ表面反応が促進される。ここで、説明しな
い図面符号２０５は、石英チューブ(qurtz tube)、２
０７は石英チューブ２０５内に載置されるウェーハ、２
０９は石英チューブ２０５を加熱する加熱部である。
2 ガス及びＮＨ3ガスの噴射方法の以外は、実施例１と
同様である。実施例でのＴａＯＮ膜は図６に示すよう
に、両側壁に互いに対向するインジェクタを備えるＬＰ
ＣＶＤチャンバ２００内で形成される。ここで、一側の
インジェクタ２０２ではＴａ化学蒸気及びＯ2ガスが噴
射され、対向する他側のインジェクタ２０４ではＮＨ3
ガスが噴射される。このように、インジェクタ２０２、
２０４が相対するように配置されるため、Ｔａ化学蒸気
及びＯ2ガスとＮＨ3ガスはウェーハ表面で互いに向流さ
れる。これにより、気相反応をより抑制することがで
き、ウェーハ表面反応が促進される。ここで、説明しな
い図面符号２０５は、石英チューブ(qurtz tube)、２
０７は石英チューブ２０５内に載置されるウェーハ、２
０９は石英チューブ２０５を加熱する加熱部である。
【００１６】(実施例３)本実施例は、Ｔａ化学蒸気、Ｏ
2 ガス及びＮＨ3ガスの噴射方法の以外は、実施例１と
同様である。実施例でのＴａＯＮ膜は、図７に示すよう
に、両側下端に一対のインジェクタ３０２、３０４を備
えるＬＰＣＶＤチャンバ３００内で形成される。何れか
のインジェクタ３０２ではＴａ化学蒸気及びＯ2ガス
が、残りのインジェクタ３０４ではＮＨ3ガスがチャン
バ内へ放物線状に噴射される。このようなＬＰＣＶＤチ
ャンバ３００は、注入ガスが放物線状に噴射されるよう
にドーム形状に形成される。このように、インジェクタ
が一側下端に配列されているので、ＬＰＣＶＤチャンバ
構造が簡単となる。尚、説明しない図面符号３０７はＬ
ＰＣＶＤチャンバ３００内に載置されたウェーハ、３０
７はチャンバ３００を加熱するための加熱ブロックであ
る。ここで、インジェクタ３０２、３０４は一側壁に並
設されても同様な効果を果たす。
2 ガス及びＮＨ3ガスの噴射方法の以外は、実施例１と
同様である。実施例でのＴａＯＮ膜は、図７に示すよう
に、両側下端に一対のインジェクタ３０２、３０４を備
えるＬＰＣＶＤチャンバ３００内で形成される。何れか
のインジェクタ３０２ではＴａ化学蒸気及びＯ2ガス
が、残りのインジェクタ３０４ではＮＨ3ガスがチャン
バ内へ放物線状に噴射される。このようなＬＰＣＶＤチ
ャンバ３００は、注入ガスが放物線状に噴射されるよう
にドーム形状に形成される。このように、インジェクタ
が一側下端に配列されているので、ＬＰＣＶＤチャンバ
構造が簡単となる。尚、説明しない図面符号３０７はＬ
ＰＣＶＤチャンバ３００内に載置されたウェーハ、３０
７はチャンバ３００を加熱するための加熱ブロックであ
る。ここで、インジェクタ３０２、３０４は一側壁に並
設されても同様な効果を果たす。
【００１７】
【発明の効果】以上、詳細に説明したように、ＴａＯＮ
膜が上部にシャワーヘッドの装着されたＬＰＣＶＤチャ
ンバ内で形成されることにより、ＴａＯＮ膜を形成する
反応ガスらがシャワーヘッドの気空を通して噴射されて
ＴａＯＮ膜の均一度が改善される。
膜が上部にシャワーヘッドの装着されたＬＰＣＶＤチャ
ンバ内で形成されることにより、ＴａＯＮ膜を形成する
反応ガスらがシャワーヘッドの気空を通して噴射されて
ＴａＯＮ膜の均一度が改善される。
【００１８】また、ＴａＯＮ膜は両側壁に互いに対向す
るインジェクタを備えるＬＰＣＶＤチャンバ内で形成さ
れることにより、反応ガスらが向流されて、気相反応を
抑制させ、かつウェーハ表面反応を促進させる。
るインジェクタを備えるＬＰＣＶＤチャンバ内で形成さ
れることにより、反応ガスらが向流されて、気相反応を
抑制させ、かつウェーハ表面反応を促進させる。
【００１９】しかも、ＴａＯＮ膜が一対のインジェクタ
の両側に具備されたＬＰＣＶＤチャンバ内で形成される
ことにより、反応ガスらがインジェクタを通してチャン
バ内へ放物線状に噴射される。これにより、ＬＰＣＶＤ
チャンバ構造を単純化させることができ、製造費用が低
減される。
の両側に具備されたＬＰＣＶＤチャンバ内で形成される
ことにより、反応ガスらがインジェクタを通してチャン
バ内へ放物線状に噴射される。これにより、ＬＰＣＶＤ
チャンバ構造を単純化させることができ、製造費用が低
減される。
【００２０】また、ＴａＯＮ膜は、２０乃至３０程度の
高誘電率を持ちながら、Ｔａ-Ｏ-Ｎの安定した結合構造
を持つ。これにより、ＮＯ膜に比べて誘電特性が優秀
で、タンタル酸化膜に比べて安定した化学量論比を持
つ。よって、外部から印加される電気的衝撃にも耐える
ことができ、絶縁破壊電圧が高く、リーク電流が非常に
低い。
高誘電率を持ちながら、Ｔａ-Ｏ-Ｎの安定した結合構造
を持つ。これにより、ＮＯ膜に比べて誘電特性が優秀
で、タンタル酸化膜に比べて安定した化学量論比を持
つ。よって、外部から印加される電気的衝撃にも耐える
ことができ、絶縁破壊電圧が高く、リーク電流が非常に
低い。
【００２１】また、ＴａＯＮ膜内には、タンタル酸化膜
のように置換型Ｔａ原子が存在しないため、別の酸化工
程が省略可能である。かつ、ＴａＯＮ膜は酸化反応性が
非常に低いために、キャパシタの下部電極及び上部電極
との酸化反応が殆どない。よって、等価誘電体膜厚を３
０Å未満と薄く制御可能である。
のように置換型Ｔａ原子が存在しないため、別の酸化工
程が省略可能である。かつ、ＴａＯＮ膜は酸化反応性が
非常に低いために、キャパシタの下部電極及び上部電極
との酸化反応が殆どない。よって、等価誘電体膜厚を３
０Å未満と薄く制御可能である。
【００２２】また、ＴａＯＮ膜の蒸着後、結晶化工程に
より、膜内に残留する炭素化合物が全て除去されるの
で、誘電率が改善され、リーク電流も大きく低減され
る。
より、膜内に残留する炭素化合物が全て除去されるの
で、誘電率が改善され、リーク電流も大きく低減され
る。
【図１】従来の半導体素子のキャパシタを示す断面図で
ある。
ある。
【図２】本発明の第１実施例による半導体素子のキャパ
シタを説明するための断面図である。
シタを説明するための断面図である。
【図３】本発明の第１実施例による半導体素子のキャパ
シタを説明するための断面図である。
シタを説明するための断面図である。
【図４】本発明の第１実施例による半導体素子のキャパ
シタを説明するための断面図である。
シタを説明するための断面図である。
【図５】本発明の第１実施例によるチャンバ上部にシャ
ワーヘッドの装着されたＣＶＤチャンバの断面図であ
る。
ワーヘッドの装着されたＣＶＤチャンバの断面図であ
る。
【図６】本発明の第２実施例による両側壁に互いに対向
するインジェクタを備えるＬＰＣＶＤチャンバの断面図
である。
するインジェクタを備えるＬＰＣＶＤチャンバの断面図
である。
【図７】本発明の第３実施例による両側下端に一対のイ
ンジェクタを備えるＬＰＣＶＤチャンバの断面図であ
る。
ンジェクタを備えるＬＰＣＶＤチャンバの断面図であ
る。
３０ 半導体基板 ３３ ゲート電極 ４０ 下部電極 ４１ ＨＳＧ膜 ４３ 非晶質ＴａＯＮ膜 ４３ａ 結晶質ＴａＯＮ膜 ４４ 導電性バリア １００ シャワーヘッドが装着されたＣＶＤチャンバ １１０ シャワーヘッド １１０ａ 孔 １１２ ソース注入ポート １１５ ウェーハ １２０ ウェーハ支持台 ２００ 両側壁に互いに対向するインジェクタを備える
ＬＰＣＶＤチャンバ ２０２、２０４、３０２、３０４ インジェクタ ３００ 両側下端に一対のインジェクタを備えるＬＰＣ
ＶＤチャンバ
ＬＰＣＶＤチャンバ ２０２、２０４、３０２、３０４ インジェクタ ３００ 両側下端に一対のインジェクタを備えるＬＰＣ
ＶＤチャンバ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/316 Ｈ０１Ｇ 4/40 Ａ Ｈ０１Ｌ 27/10 ６２１Ｃ Ｆターム(参考） 5E082 AB03 BB10 BC35 DD11 EE05 EE23 EE37 EE45 FG03 FG27 FG42 FG54 KK01 LL01 LL35 MM23 MM24 PP06 PP07 PP10 5F045 AA06 AB31 AC08 AC09 AC11 AC12 AD07 AD08 AD09 AD10 AE19 AE21 AF03 BB16 DC63 DP03 DP04 DQ10 EF05 HA04 HA16 HA22 HA24 5F058 BA11 BC03 BC09 BC20 BD01 BD05 BD10 BD12 BE03 BF04 BF27 BF29 BF30 BH03 BH04 BJ02 BJ10 5F083 AD24 AD62 GA06 JA01 JA05 JA19 JA32 MA06 MA17 PR05 PR21 PR33
Claims (36)
- 【請求項１】 半導体基板上に下部電極を形成する段
階；前記下部電極表面に自然酸化膜の発生を阻止するた
めの表面処理を行う段階；前記表面処理した下部電極上
にＴａ化学蒸気、Ｏ2 ガス及びＮＨ3ガスの反応によっ
てＴａＯＮ膜を形成する段階；前記ＴａＯＮ膜を結晶化
する段階；及び、 前記ＴａＯＮ膜上に上部電極を形成する段階を含み、 前記ＴａＯＮ膜上にＴａ化学蒸気、Ｏ2 ガス及びＮＨ3
ガスを噴射するシャワーヘッドの装着されたＬＰＣＶＤ
チャンバ内で形成され、 前記ＴａＯＮ膜は３００乃至６００℃及び０.１乃至１
０Torrの圧力で形成されることを特徴とする、半導体メ
モリ素子のキャパシタ形成方法。 - 【請求項２】 前記Ｔａ化学蒸気は定量化した前駆体を
蒸発器または蒸発管で蒸発させて得られることを特徴と
する、請求項１記載の半導体メモリ素子のキャパシタ形
成方法。 - 【請求項３】 前記前駆体はＴａ(Ｏ2 Ｃ2 Ｈ5)５また
はＴａ(Ｎ(ＣＨ3)2 ) 5 であることを特徴とする、請求
項２記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項４】 前記前駆体は、蒸発器または蒸発管に約
５０乃至１５０mg/minだけ供給されることを特徴とす
る、請求項３記載の半導体メモリ素子のキャパシタ形成
方法。 - 【請求項５】 前記Ｏ2 ガスは、約５乃至５００sccm程
度ＬＰＣＶＤチャンバ内に注入され、ＮＨ3ガスは約１
０乃至１０００sccm程度ＬＰＣＶＤチャンバ内に注入さ
れることを特徴とする、請求項４記載の半導体メモリ素
子のキャパシタ形成方法。 - 【請求項６】 前記下部電極の表面処理工程は、下部電
極の表面がＨＦを含む化合物により洗浄されることを特
徴とする、請求項１記載の半導体メモリ素子のキャパシ
タ形成方法。 - 【請求項７】 前記ＨＦを含む化合物による洗浄処理段
階の前または後に、界面の均一性を一層改善するため
に、下部電極の表面は、ＮＨ4ＯＨ溶液またはＨ2 ＳＯ4
溶液等によりさらに界面処理することを特徴とする、
請求項６記載の半導体メモリ素子のキャパシタ形成方
法。 - 【請求項８】 前記ＨＦを含む化合物による洗浄処理段
階の後、ＴａＯＮ膜の形成時、ＮＨ3ガスを先に供給し
て下部電極表面を窒化することを特徴とする、請求項６
記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項９】 前記下部電極の表面処理は、下部電極の
形成された半導体基板の結果物をＦＴＰ(fast thermal
process)電気炉(furnace)で７００乃至９００℃及び
ＮＨ3ガス雰囲気で熱処理することを特徴とする、請求
項１記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項１０】 前記下部電極の表面処理は、下部電極
の形成された結果物を６００乃至９５０℃の温度及び窒
素雰囲気でＲＴＰが行われることを特徴とする、請求項
１記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項１１】 前記結晶化工程は、Ｎ2 Ｏ、Ｏ2また
はＮ2ガス雰囲気及び６００乃至９５０℃の温度を維持
するチャンバで熱処理することを特徴とする、請求項１
記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項１２】 前記結晶化工程は、Ｎ2 Ｏ、Ｏ2また
はＮ2ガス雰囲気及び６００乃至９５０℃の温度を維持
する電気炉で熱処理することを特徴とする、請求項１記
載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項１３】 半導体基板上に下部電極を形成する段
階；前記下部電極表面の自然酸化膜の発生を抑制するた
めの表面処理工程を行う段階；前記表面処理した下部電
極上にＴａ化学蒸気、Ｏ2 ガス及びＮＨ3ガスの反応に
よってＴａＯＮ膜を形成する段階；前記ＴａＯＮ膜を結
晶化させる段階；及び、前記ＴａＯＮ膜上に上部電極を
形成する段階を含み、 前記ＴａＯＮ膜は、Ｔａ化学蒸気及びＯ2 ガスの注入さ
れる第１インジェクタが一側壁に装着され、ＮＨ3ガス
の注入される第２インジェクタが前記第１インジェクタ
と対向する他側壁に装着され、反応ガスを向流状態に噴
射させるＬＰＣＶＤチャンバで形成され、 前記ＴａＯＮ膜は３００乃至６００℃及び０.１乃至１
０Torrで形成されることを特徴とする、半導体メモリ素
子のキャパシタの形成方法。 - 【請求項１４】 前記Ｔａ化学蒸気は定量化した前駆体
を蒸発器または蒸発管で蒸発させて得られることを特徴
とする、請求項１３記載の半導体メモリ素子のキャパシ
タ形成方法。 - 【請求項１５】 前記前駆体はＴａ(Ｏ2 Ｃ２Ｈ5)5また
はＴａ(Ｎ(ＣＨ3 )2)5であることを特徴とする、請求項
１４記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項１６】 前記前駆体は蒸発器または蒸発管に約
５０乃至１５０mg/minだけ供給されることを特徴とす
る、請求項１５記載の半導体メモリ素子のキャパシタ形
成方法。 - 【請求項１７】 前記Ｏ2 ガスは約５乃至５００sccm程
度ＬＰＣＶＤチャンバ内に注入され、ＮＨ3ガスは約１
０乃至１０００sccm程度ＬＰＣＶＤチャンバ内に注入さ
れることを特徴とする、請求項１６記載の半導体メモリ
素子のキャパシタ形成方法。 - 【請求項１８】 前記下部電極の表面処理工程は、下部
電極の表面がＨＦを含む化合物により洗浄されることを
特徴とする、請求項１３記載の半導体メモリ素子のキャ
パシタ形成方法。 - 【請求項１９】 前記ＨＦを含む化合物による洗浄処理
段階の前または後に、界面の均一性を一層改善するため
に、下部電極の表面はＮＨ4ＯＨ溶液またはＨ2ＳＯ4 溶
液等によりさらに界面処理することを特徴とする、請求
項１８記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項２０】 前記ＨＦを含む化合物による洗浄処理
段階の後、ＴａＯＮ膜の形成時、ＮＨ3ガスを先に供給
して下部電極表面を窒化することを特徴とする、請求項
１８記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項２１】 前記下部電極の表面処理は、下部電極
の形成された半導体基板の結果物をＦＴＰ(fast therm
al process)電気炉(furnace)で７００乃至９００℃及
びＮＨ3ガス雰囲気で熱処理することを特徴とする、請
求項１３記載の半導体メモリ素子のキャパシタ形成方
法。 - 【請求項２２】 前記下部電極の表面処理は、下部電極
の形成された結果物を６００乃至９５０℃の温度及び窒
素雰囲気でＲＴＰが行われることを特徴とする、請求項
１３記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項２３】 前記結晶化工程は、Ｎ2 Ｏ、Ｏ2また
はＮ2ガス雰囲気及び６００乃至９５０℃の温度を維持
するチャンバで熱処理することを特徴とする、請求項１
３記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項２４】 前記結晶化工程は、Ｎ2 Ｏ、Ｏ2また
はＮ2ガス雰囲気及び６００乃至９５０℃の温度を維持
する電気炉で熱処理することを特徴とする、請求項１３
記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項２５】 半導体基板上に下部電極を形成する段
階；前記下部電極表面の自然酸化膜の発生を抑制するた
めの表面処理工程を行う段階；前記表面処理した下部電
極上にＴａ化学蒸気、Ｏ2 ガス及びＮＨ3ガスの反応に
よってＴａＯＮ膜を形成する段階；前記ＴａＯＮ膜を結
晶化させる段階；及び、 前記ＴａＯＮ膜上に上部電極を形成する段階を含み、 前記ＴａＯＮ膜は、Ｔａ化学蒸気及びＯ2 ガスを噴射す
る第１インジェクタと、ＮＨ3ガスを噴射する第２イン
ジェクタとを下端両側に備え、反応ガスを放物線状に噴
射させるＬＰＣＶＤチャンバで形成され、 前記ＴａＯＮ膜は３００乃至６００℃及び０.１乃至１
０Torrで形成されることを特徴とする、半導体メモリ素
子のキャパシタ形成方法。 - 【請求項２６】 前記Ｔａ化学蒸気は定量化した前駆体
を蒸発器または蒸発管で蒸発させて得られることを特徴
とする、請求項２５記載の半導体メモリ素子のキャパシ
タ形成方法。 - 【請求項２７】 前記前駆体はＴａ(Ｏ2 Ｃ2 Ｈ5)5また
はＴａ(Ｎ(ＣＨ3 )2)5であることを特徴とする、請求項
２６記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項２８】 前記前駆体は蒸発器または蒸発管に約
５０乃至１５０mg/minだけ供給されることを特徴とす
る、請求項２７記載の半導体メモリ素子のキャパシタ形
成方法。 - 【請求項２９】 前記Ｏ2 ガスは約５乃至５００sccm程
度ＬＰＣＶＤチャンバ内に注入され、ＮＨ3ガスは約１
０乃至１０００sccm程度ＬＰＣＶＤチャンバ内に注入さ
れることを特徴とする、請求項２８記載の半導体メモリ
素子のキャパシタ形成方法。 - 【請求項３０】 前記下部電極の表面処理工程は、下部
電極の表面がＨＦを含む化合物により洗浄されることを
特徴とする、請求項２５記載の半導体メモリ素子のキャ
パシタ形成方法。 - 【請求項３１】 前記ＨＦを含む化合物による洗浄処理
段階の前または後に、界面の均一性を一層改善するため
に、下部電極の表面はＮＨ4ＯＨ溶液またはＨ2ＳＯ4 溶
液等によりさらに界面処理することを特徴とする、請求
項３０記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項３２】 前記ＨＦを含む化合物による洗浄処理
段階の後、ＴａＯＮ膜の形成時、ＮＨ3ガスを先に供給
して下部電極表面を窒化することを特徴とする、請求項
３０記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項３３】 前記下部電極の表面処理は、下部電極
の形成された半導体基板の結果物をＦＴＰ(fast therm
al process)電気炉(furnace)で７００乃至９００℃及
びＮＨ3ガス雰囲気で熱処理することを特徴とする、請
求項２５記載の半導体メモリ素子のキャパシタ形成方
法。 - 【請求項３４】 前記下部電極の表面処理は、下部電極
の形成された結果物を６００乃至９５０℃の温度及び窒
素雰囲気でＲＴＰが行われることを特徴とする、請求項
２５記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項３５】 前記結晶化工程は、Ｎ2 Ｏ、Ｏ2また
はＮ2ガス雰囲気及び６００乃至９５０℃の温度を維持
するチャンバで熱処理することを特徴とする、請求項２
５記載の半導体メモリ素子のキャパシタ形成方法。 - 【請求項３６】 前記結晶化工程は、Ｎ2 Ｏ、Ｏ2また
はＮ2ガス雰囲気及び６００乃至９５０℃の温度を維持
する電気炉で熱処理することを特徴とする、請求項２５
記載の半導体メモリ素子のキャパシタ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026404A KR100331271B1 (ko) | 1999-07-01 | 1999-07-01 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR1999/P26404 | 1999-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144271A true JP2001144271A (ja) | 2001-05-25 |
| JP4531935B2 JP4531935B2 (ja) | 2010-08-25 |
Family
ID=19598684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000199527A Expired - Fee Related JP4531935B2 (ja) | 1999-07-01 | 2000-06-30 | 半導体メモリ素子のキャパシタ形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6316307B1 (ja) |
| JP (1) | JP4531935B2 (ja) |
| KR (1) | KR100331271B1 (ja) |
| CN (1) | CN1161836C (ja) |
| DE (1) | DE10032215A1 (ja) |
| GB (1) | GB2358085B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100908A (ja) * | 2001-09-14 | 2003-04-04 | Hynix Semiconductor Inc | 高誘電膜を備えた半導体素子及びその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2355113B (en) * | 1999-06-25 | 2004-05-26 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
| KR100504435B1 (ko) * | 1999-12-23 | 2005-07-29 | 주식회사 하이닉스반도체 | 반도체장치의 커패시터 제조방법 |
| KR100319171B1 (ko) * | 1999-12-30 | 2001-12-29 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| KR100367404B1 (ko) * | 1999-12-31 | 2003-01-10 | 주식회사 하이닉스반도체 | 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4130694A (en) | 1977-08-15 | 1978-12-19 | Bell Telephone Laboratories, Incorporated | Amorphous metal oxide material between electrodes of a cell |
| JPS62136035A (ja) | 1985-12-10 | 1987-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6338248A (ja) | 1986-08-04 | 1988-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH01173622A (ja) | 1987-12-26 | 1989-07-10 | Fujitsu Ltd | 窒化膜の形成方法 |
| JP2829023B2 (ja) | 1989-02-28 | 1998-11-25 | 株式会社東芝 | 半導体集積回路用キャパシタ |
| JPH0521744A (ja) * | 1991-07-10 | 1993-01-29 | Sony Corp | 半導体記憶装置のキヤパシタおよびその製造方法 |
| JPH05167008A (ja) | 1991-12-12 | 1993-07-02 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH05335483A (ja) | 1992-05-29 | 1993-12-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH06163819A (ja) | 1992-11-18 | 1994-06-10 | Oki Electric Ind Co Ltd | 半導体装置のキャパシタ構造 |
| JP2786071B2 (ja) * | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0714993A (ja) | 1993-06-18 | 1995-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0745467A (ja) | 1993-07-26 | 1995-02-14 | Alps Electric Co Ltd | 誘電体およびこの誘電体を有するキャパシタ |
| US5330931A (en) | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
| US5508881A (en) | 1994-02-01 | 1996-04-16 | Quality Microcircuits Corporation | Capacitors and interconnect lines for use with integrated circuits |
| KR950034588A (ko) * | 1994-03-17 | 1995-12-28 | 오가 노리오 | 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치 |
| JPH08115851A (ja) * | 1994-10-14 | 1996-05-07 | Ngk Spark Plug Co Ltd | 薄膜コンデンサ付きセラミック基板および その製造方法 |
| US5753945A (en) | 1995-06-29 | 1998-05-19 | Northern Telecom Limited | Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer |
| KR0155879B1 (ko) | 1995-09-13 | 1998-12-01 | 김광호 | 오산화 이탄탈륨 유전막 커패시터 제조방법 |
| US5631188A (en) | 1995-12-27 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Low voltage coefficient polysilicon capacitor |
| US6070551A (en) * | 1996-05-13 | 2000-06-06 | Applied Materials, Inc. | Deposition chamber and method for depositing low dielectric constant films |
| US5872415A (en) | 1996-08-16 | 1999-02-16 | Kobe Steel Usa Inc. | Microelectronic structures including semiconductor islands |
| US5776660A (en) | 1996-09-16 | 1998-07-07 | International Business Machines Corporation | Fabrication method for high-capacitance storage node structures |
| US5980977A (en) | 1996-12-09 | 1999-11-09 | Pinnacle Research Institute, Inc. | Method of producing high surface area metal oxynitrides as substrates in electrical energy storage |
| US5936831A (en) | 1997-03-06 | 1999-08-10 | Lucent Technologies Inc. | Thin film tantalum oxide capacitors and resulting product |
| US5872696A (en) * | 1997-04-09 | 1999-02-16 | Fujitsu Limited | Sputtered and anodized capacitors capable of withstanding exposure to high temperatures |
| US5977582A (en) | 1997-05-23 | 1999-11-02 | Lucent Technologies Inc. | Capacitor comprising improved TaOx -based dielectric |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US5837576A (en) | 1997-10-31 | 1998-11-17 | Vanguard International Semiconductor Corporation | Method for forming a capacitor using a silicon oxynitride etching stop layer |
| TW357430B (en) | 1997-12-22 | 1999-05-01 | United Microelectronics Corp | Manufacturing method of capacitors |
| JPH11233723A (ja) | 1998-02-13 | 1999-08-27 | Sony Corp | 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法 |
| US6201276B1 (en) * | 1998-07-14 | 2001-03-13 | Micron Technology, Inc. | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films |
| GB2355113B (en) * | 1999-06-25 | 2004-05-26 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
| KR100328454B1 (ko) * | 1999-06-29 | 2002-03-16 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
-
1999
- 1999-07-01 KR KR1019990026404A patent/KR100331271B1/ko not_active IP Right Cessation
-
2000
- 2000-06-29 GB GB0015990A patent/GB2358085B/en not_active Expired - Fee Related
- 2000-06-30 JP JP2000199527A patent/JP4531935B2/ja not_active Expired - Fee Related
- 2000-06-30 US US09/608,891 patent/US6316307B1/en not_active Expired - Fee Related
- 2000-07-01 CN CNB001222163A patent/CN1161836C/zh not_active Expired - Fee Related
- 2000-07-03 DE DE10032215A patent/DE10032215A1/de not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100908A (ja) * | 2001-09-14 | 2003-04-04 | Hynix Semiconductor Inc | 高誘電膜を備えた半導体素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1161836C (zh) | 2004-08-11 |
| JP4531935B2 (ja) | 2010-08-25 |
| GB2358085B (en) | 2004-06-23 |
| KR100331271B1 (ko) | 2002-04-06 |
| GB2358085A (en) | 2001-07-11 |
| CN1279510A (zh) | 2001-01-10 |
| GB0015990D0 (en) | 2000-08-23 |
| DE10032215A1 (de) | 2001-05-31 |
| US6316307B1 (en) | 2001-11-13 |
| KR20010008528A (ko) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4441099B2 (ja) | 半導体素子のキャパシターの製造方法 | |
| JP2001257208A (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| KR20030043380A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP4196148B2 (ja) | 半導体装置のキャパシターの製造方法 | |
| JP2001237399A (ja) | 半導体装置のキャパシターの製造方法 | |
| JP4035626B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP3854925B2 (ja) | 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子 | |
| JP4486735B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US6410400B1 (en) | Method of manufacturing Ta2O5capacitor using Ta2O5thin film as dielectric layer | |
| JP2001203339A (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2001036045A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR20030083442A (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
| JP4217856B2 (ja) | 半導体素子のキャパシターの製造方法 | |
| KR100587049B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2001036046A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR100655140B1 (ko) | 캐패시터 및 그 제조 방법 | |
| JP2001144271A (ja) | 半導体メモリ素子のキャパシタ形成方法 | |
| JP2003163285A (ja) | 誘電膜、キャパシタ、その製造方法、半導体素子及びその製造方法 | |
| JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
| JP2001053255A (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| JP4088913B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100353540B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100511914B1 (ko) | 피이사이클 시브이디법을 이용한 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |