CN1279510A - 半导体存储元件的电容器的形成方法 - Google Patents

半导体存储元件的电容器的形成方法 Download PDF

Info

Publication number
CN1279510A
CN1279510A CN00122216A CN00122216A CN1279510A CN 1279510 A CN1279510 A CN 1279510A CN 00122216 A CN00122216 A CN 00122216A CN 00122216 A CN00122216 A CN 00122216A CN 1279510 A CN1279510 A CN 1279510A
Authority
CN
China
Prior art keywords
capacitor
lower electrode
formation method
gas
memery device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00122216A
Other languages
English (en)
Other versions
CN1161836C (zh
Inventor
李起正
朱光喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1279510A publication Critical patent/CN1279510A/zh
Application granted granted Critical
Publication of CN1161836C publication Critical patent/CN1161836C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种利用减少漏电流的发生而具有高介电常数的电介质膜,可确保大容量的半导体元件的电容器。本发明包括在半导体衬底上形成下部电极的阶段;表面处理的阶段;形成TaON膜的阶段;TaON膜结晶化的阶段;和在TaON膜上形成上部电极的阶段,所述TaON膜是在300－600℃和0.1－10乇的压力下形成的,在以对流状态或者以抛物线状喷射Ta化学蒸汽、O2气体和NH3气体反应气体的LPCVD反应室内形成所述膜。

Description

半导体存储元件的电容器 的形成方法
本发明涉及半导体存储元件的电容器的形成方法，更详细地说是涉及采用TaON膜作为电介质膜的半导体存储元件的电容器的形成方法。
近来，随着半导体制造技术的发展，对存储元件的需求日渐增加。因此，要求存储元件在狭小的面积上具有相对大的电容量。这种电容器的静电容量(capacitance)是通过扩大下部电极的表面积、采用高介电常数的绝缘体来增大的。已有的电容器是采用介电常数比NO(氮化物－氧化物)膜更高的氧化钽膜(Ta2O5)作为电介质、形成三维的下部电极的结构。
图1是显示已有的半导体存储元件的电容器的剖面图。如图所示，在预定部位形成场氧化膜11的半导体衬底10上，按公知方式形成下部带有栅绝缘膜12的栅电极13。在栅电极13两侧的半导体衬底10上形成结区14，从而形成MOS晶体管。在形成了MOS晶体管的半导体衬底10上形成第1层间绝缘膜16和第2层间绝缘膜18。在第1层间绝缘膜16和第2层间绝缘膜18内形成存储结点接触孔h，露出结区14。采用公知方式在存储结点接触孔h内形成圆筒状的下部电极20，与露出的结区14接触。为了进一步增大下部电极20的表面积，在下部电极20的表面形成HSG(半球形颗粒)膜21。在HSG膜21表面上形成氧化钽膜23。此时，在后续工序中形成氧化钽膜23。首先，在形成氧化钽膜23之前，对HSG膜21表面清洗，之后按非原位(ex－situ)方式进行RTN工序(快速热氮化)。利用RTN工序在HSG膜21表面上形成氮化硅膜22。然后，在约400－450℃的温度下，形成53－57A厚的第1氧化钽膜。之后，在低温进行退火处理后，以与第1氧化钽膜相同的工序和相同的厚度形成第2氧化钽膜。之后，进行连续地低温和高温退火处理，形成单一的氧化钽膜23。在氧化钽膜23和第2层间绝缘膜18上蒸镀上部电极24，制成电容器。
但是，以氧化钽膜为电介质膜的已有的电容器，存在以下问题。
首先，由于一般的氧化钽膜具有不稳定的化学计量比(stoichiometry)，所以Ta和O的组成比例发生差异。因此，在薄膜内产生代位式Ta原子即空位原子(vacancy atom)。这种空位原子是氧空位，所以成为漏电流的原因。可以通过构成氧化钽膜的组成元素的含量和结合程度来调节空位原子的量，但是难以完全去除。
现在，为了稳定氧化钽膜的不稳定的化学计量比，对氧化钽膜进行氧化，以便去除氧化钽膜内的代位式Ta原子。但是，当对用于防止漏电流的氧化钽膜进行氧化时，则出现以下的问题。即，氧化钽膜与多晶硅或TiN等形成的上部和下部电极的氧化反应性大。因此，在对代位式Ta原子进行氧化的氧化工序中，氧化钽膜与上部电极或下部电极反应，从而在界面产生介电常数低的氧化膜，氧在氧化钽膜和下部电极的界面移动，从而降低了界面的均匀性。
而且，利用作为前驱物(precusor)使用的Ta(OC2H5)5的有机物和O2(或者N2O)气体发生的反应，在氧化钽膜内产生如碳原子(C)、碳化合物(CH4、C2H4)及H2O的杂质。这些杂质增大了电容器的漏电流，并且降低了氧化钽膜的介电常数，所以难以获得大容量的电容器。
而且，使用氧化钽膜作为电介质膜的方法，在形成氧化钽膜之前进行清洗处理之后，必须进行其他的非原位(ex－situ)处理，必须2阶段地蒸镀氧化钽膜，形成氧化钽膜之后必须进行经过低温和高温2次的热处理工序。所以工序复杂。
因此，本发明的目的在于提供一种利用减少漏电流的发生、具有高介电常数的电介质膜、能确保大容量的半导体元件的电容器。
为了实现所述目的，本发明包括如下阶段，即在半导体衬底上形成下部电极的阶段；在所述下部电极表面上进行阻止自然氧化膜发生的表面处理的阶段；在进行了所述表面处理的下部电极上，通过Ta化学蒸汽、O2气体和NH3气体的反应，形成TaON膜的阶段；使所述TaON膜结晶化的阶段；和在所述TaON膜上形成上部电极的阶段，其特征在于，在设置了喷射Ta化学蒸汽、O2气体和NH3气体的喷射头的LPCVD反应室内形成所述TaON膜，所述TaON膜是在300－600℃和0．1－10乇的压力下形成的。
而且，本发明包括如下阶段，即在半导体衬底上形成下部电极的阶段；进行抑制所述下部电极表面产生自然氧化膜的表面处理工序的阶段；在进行了所述表面处理的下部电极上，通过Ta化学蒸汽、O2气体和NH3气体的反应，形成TaON膜的阶段；使所述TaON膜结晶化的阶段；和在所述TaON膜上形成上部电极的阶段，其特征在于，在一侧壁设置注入Ta化学蒸汽和O2气体的第1喷射器，在与所述第1喷射器对置的另一侧壁设置注入NH3气体的第2喷射器，在以对流状态喷射反应气体的LPCVD反应室内形成所述TaON膜，所述TaON膜是在300－600℃和0．1－10乇的压力下形成的。
而且，本发明包括如下阶段，即，在半导体衬底上形成下部电极的阶段；进行抑制所述下部电极表面产生自然氧化膜的表面处理工序的阶段；在进行了所述表面处理的下部电极上，通过Ta化学蒸汽、O2气体和NH3气体的反应，形成TaON膜的阶段；使所述TaON膜结晶化的阶段；和在所述TaON膜上形成上部电极的阶段，其特征在于，在下端两侧设置喷射Ta化学蒸汽和O2气体的第1喷射器和喷射NH3气体的第2喷射器，在以抛物线状喷射反应气体的LPCVD反应室内形成所述TaON膜，所述TaON膜是在300－600℃和0．1－10乇的压力下形成的。
图1是显示已有的半导体元件的电容器的剖面图。
图2A－图2C是用于说明本发明实施例1的半导体元件的电容器的剖面图。
以下，详细地说明本发明的优选实施例。
(实施例1)
参见图2A，在具有预定导电性的半导体衬底30的预定部位，按公知方式形成场氧化膜31。在半导体衬底30上的预定部位形成底部具有栅绝缘膜32的栅电极33，在栅电极33的两侧按公知方式形成隔离层34。在栅电极33两侧的半导体衬底30上形成结区35，从而制成MOS晶体管。在形成了MOS晶体管的半导体衬底30上形成第1层间绝缘膜36和第2层间绝缘膜38。之后，对第2和第1层间绝缘膜38、36进行布图，以便露出结区35之中的任一个，形成存储结点接触孔H。形成圆筒状或者层叠状的下部电极40，与露出的结区35接触。为了增大下部电极40的表面积，采用公知方法在下部电极40的表面形成HSG膜41。之后，为了防止产生低介电常数的自然氧化膜，在HSG膜41的表面即含HSG膜41的下部电极40与以后形成的电介质膜(图中无显示)之间的界面上，可以采用HF蒸汽(HF vapor)、HF溶液(solution)或者含有HF的化合物，对下部电极40和第2层间绝缘膜38的表面进行清洗处理。这样的清洗处理可以按下部电极的形成工序和原位(in－situ)的方式或者非原位(ex－situ)的方式进行。为了进一步改善界面的均匀性，可以在HF溶液的清洗处理的前后，采用NH4OH溶液或者H2SO4溶液等，对下部电极的表面进行界面处理。而且，作为其他方法，采用FTP(快速热处理)电炉在700－900℃和NH3气体气氛中，对形成了下部电极40的半导体衬底的所得物进行热处理，使下部电极40的表面氮化。通过这样的下部电极40表面的氮化处理能够抑制自然氧化膜的发生。而且，作为其他方法，在600－950℃温度和氮气气氛下，按下部电极的形成工序和原位的方式对形成了下部电极40的所得物进行RTP(快速热处理)处理。
参见图2B，在经过表面处理的下部电极40上，形成厚50－150A的作为电介质的非晶TaON膜43。此时，按原位(in－situ)或者非原位(ex－situ)方式形成非晶TaON膜43。其中，在LPCVD反应室内，通过由前驱物获得的Ta化学蒸汽、O2气体和NH3气体的反应，形成非晶TaON膜43。蒸镀非晶TaON膜43时，为了使膜内产生的颗粒最小化，应使LPCVD反应室内的温度保持在300－600℃、压力保持在0．1－10乇，在抑制反应室内的汽相反应的同时，仅在晶片表面发生化学反应。这里，在形成TaON膜之前，仅用HF清洗下部电极40表面的情况，蒸镀TaON膜时，LPCVD反应室内先仅注入NH3气体，使下部电极40表面氮化之后，注入其余的反应气体，蒸镀TaON膜。而且，前驱物采用含有钽的有机金属物质，例如Ta(OC2H5)5(乙醇钽)、Ta(N(CH3)2)5(戊－二甲基－氨基－钽)物质。这里，Ta(O(C2H5)5、Ta(N(CH3)2)5这样的前驱物由于是公知的液态，所以应该转变为蒸汽状即Ta化学蒸汽后再供给LPCVD反应室内。亦即，采用MFC(质流控制器)这样的流量调节器使液态的前驱物定量化后，采用包括小孔(orifice)或喷嘴(nozzle)的蒸发器或蒸发管进行蒸发，形成Ta化学蒸汽。而且，蒸发器和成为Ta蒸汽的流动路径(flow path)的供给管的温度应保持在150－200℃，以便能够防止Ta化学蒸汽冷凝。此时，用于形成Ta化学蒸汽的前驱物应按约50－150mg／min的程度的流量注入蒸发器或蒸发管，O2气体应随Ta化学蒸汽的量而变化，但是按约为5－500sccm的程度注入LPCVD反应室内，按约10－1000sccm的程度向LPCVD反应室内注入NH3气体。这里，如图3所示，在反应室上部安装了喷射头110的CVD反应室100内形成本实施例的TaON膜。此时，从气源注入口(source inject port；112)注入Ta化学蒸汽、O2气体和NH3气体后，通过喷射头110的孔110a向晶片115喷射。由此，向衬底表面垂直喷射反应气体，可以改善TaON膜的均匀性。尚未说明的附图标记120是承载晶片的晶片支撑台，125是使反应室100内形成真空状态的真空排气口。而且，附图标记130是介于气源注入口112和喷射头110之间的陶瓷制成的上部隔离器，135是在上部隔离器130两侧下端安装的用于固定喷射头110的下部隔离器。另外，附图标记140是晶片注入口。
之后，如图2C所示，通过热处理工序使非晶TaON膜43结晶化，使其更为稳定。这时，结晶化工序是按原位或者非原位方式，在保持N2O、O2或者N2气氛和600－950℃温度的反应室或者电炉内进行热处理。通过这种热处理，非晶TaON膜43一边转变为结晶TaON膜43a，一边完全释放出非晶TaON膜43内残留的碳化合物这样的杂质。之后，在结晶化的TaON膜43a上形成导电性阻挡层44。上部电极45由掺杂的多晶硅膜形成，形成在导电性阻挡层44上。
(实施例2)
本实施例除了Ta化学蒸汽、O2气体和NH3气体的喷射方法之外，其余与实施例1相同。
如图4所示，在两侧壁设置了对置喷射器的LPCVD反应室200内形成本实施例的TaON膜。这里，一侧的喷射器202喷射Ta化学蒸汽和O2气体，对置的另一侧的喷射器204喷射NH3气体。这样，由于喷射器202、204对置地设置，Ta化学蒸汽和O2气体与NH3气体在晶片表面相互对流。由此，可以进一步抑制汽相反应，促进晶片表面反应。这里，附图无说明的标记205是石英管(qurtz tube)，207是装载于石英管205内的晶片，209是加热石英管205的加热器。
(实施例3)
本实施例除了Ta化学蒸汽、O2气体和NH3气体的喷射方法之外，其余与实施例1相同。
如图5所示，在两侧下端设置了一对喷射器302、304的LPCVD反应室300内形成本实施例的TaON膜。其中一个喷射器302向反应室内抛物线状地喷射Ta化学蒸汽和O2气体，另一个喷射器304抛物线状地喷射NH3气体。这样的LPCVD反应室300形成为圆顶状，以便注入气体呈抛物线状地喷射。这样，由于喷射器设置在一侧下端，所以LPCVD反应室结构简单。附图无说明的标记307是装载于LPCVD反应室300内的晶片，307是加热反应室300的加热区。这里，喷射器302、304即使并列设置在同一侧也可以获得同样的效果。
正如以上详细说明那样，通过在上部设置有喷射头的LPCVD反应室内形成TaON膜，使形成TaON膜的反应气体通过喷射头的气孔喷射，改善了TaON膜的均匀性。
另外，通过在两侧壁具有相互对置的喷射器的LPCVFD反应室内形成TaON膜，使反应气体对流，抑制汽相反应，并且促进晶片表面反应。
再有，通过在两侧具有一对喷射器的LPCVD反应室内形成TaON膜，使反应气体通过喷射器，向反应室内呈抛物线地喷射。由此，可使LPCVD反应室结构简化，降低制造费用。
而且，TaON膜具有20－30程度的高介电常数，同时还具有Ta－O－N的稳定键结构。因此，与NO膜相比介电特性优秀，具有比氧化钽膜稳定的化学计量比。从而，也可以抗外加电冲击，绝缘击穿电压高，漏电流非常低。
而且，由于TaON膜内没有氧化钽膜那样的代位式Ta原子，可以省略其他氧化工序。而且，由于TaON膜的氧化反应性非常低，所以电容器的下部电极和上部电极基本没有氧化反应。因此，等效电介质膜厚度可以控制到不足30A的薄的程度。
而且，蒸镀TaON膜后，由于通过结晶化工序可以完全除去膜内残留的碳化合物，所以改善了介电常数，漏电流也大为降低。

Claims (36)

1．一种半导体存储器元件的电容器的形成方法，包括：
在半导体衬底上形成下部电极的阶段；
在所述下部电极表面上进行阻止自然氧化膜发生的表面处理的阶段；
在所述进行了表面处理的下部电极上，通过Ta化学蒸汽、O2气体和NH3气体的反应，形成TaON膜的阶段；
所述TaON膜结晶化的阶段；和
在所述TaON膜上形成上部电极的阶段；
其特征在于，在设置了喷射Ta化学蒸汽、O2气体和NH3气体的喷射头的LPCVD反应室内，形成所述TaON膜，
所述TaON膜是在300－600℃和0．1－10乇的压力下形成的。
2．根据权利要求1的半导体存储器元件的电容器的形成方法，其特征在于，所述Ta化学蒸汽是在蒸发器或者蒸发管蒸发定量化的前驱物所获得的。
3．根据权利要求2的半导体存储器元件的电容器的形成方法，其特征在于，所述前驱物是Ta(O2C2H5)5或者Ta(N(CH3)2)5。
4．根据权利要求3的半导体存储器元件的电容器的形成方法，其特征在于，仅按约50－150mg／min的流量向蒸发器或者蒸发管供给所述前驱物。
5．根据权利要求4的半导体存储器元件的电容器的形成方法，其特征在于，按5－500sccm的程度向LPCVD反应室注入所述O2气体，按10－1000sccm的程度向LPCVD反应室注入所述NH3气体。
6．根据权利要求1的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理工序，是采用含有HF的化合物清洗下部电极的表面。
7．根据权利要求6的半导体存储器元件的电容器的形成方法，其特征在于，在采用含有所述HF的化合物的清洗处理阶段之前或者之后，为了进一步改善界面的均匀性，利用NH4OH溶液或者H2SO4溶液等再对下部电极的表面进行界面处理。
8．根据权利要求6的半导体存储器元件的电容器的形成方法，其特征在于，在采用含有所述HF的化合物的清洗处理阶段之后，在形成TaON膜时，先供给NH3气体，使下部电极表面氮化。
9．根据权利要求1的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理，是采用FTP(快速热处理）电炉在700－900℃和NH3气体气氛中，对形成了下部电极的半导体衬底的所得物进行热处理。
10．根据权利要求1的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理，是在600－950℃的温度和氮气气氛中，对形成了下部电极的所得物进行RTP。
11．根据权利要求1的半导体存储器元件的电容器的形成方法，其特征在于，所述结晶化工序是在保持N2O、O2或者N2气体气氛和600－950℃温度的反应室内进行热处理。
12．根据权利要求1的半导体存储器元件的电容器的形成方法，其特征在于，所述结晶化工序是在保持N2O、O2或者N2气体气氛和600－950℃温度的电炉内进行热处理。
13．一种半导体存储器元件的电容器的形成方法，包括：
在半导体衬底上形成下部电极的阶段；
进行抑制所述下部电极表面产生自然氧化膜的表面处理工序的阶段；
在所述进行了表面处理的下部电极上，通过Ta化学蒸汽、O2气体和NH3气体的反应，形成TaON膜的阶段；
所述TaON膜结晶化的阶段；和
在所述TaON膜上形成上部电极的阶段，
其特征在于，在一侧壁设置注入Ta化学蒸汽和O2气体的第1注入器，在与所述第一注入器对置的另一侧壁设置注入NH3气体的第2注入器，在以对流状态喷射反应气体的LPCVD反应室内形成所述TaON膜，
所述TaON膜是在300－600℃和0．1－10乇的压力下形成的。
14．根据权利要求13的半导体存储器元件的电容器的形成方法，其特征在于，所述Ta化学蒸汽是在蒸发器或者蒸发管蒸发定量化的前驱物所获得的。
15．根据权利要求14的半导体存储器元件的电容器的形成方法，其特征在于，所述前驱物是Ta(O2C2H5)5或者Ta(N(CH3)2)5。
16．根据权利要求15的半导体存储器元件的电容器的形成方法，其特征在于，仅按约50－150mg／min的流量向蒸发器或者蒸发管供给所述前驱物。
17．根据权利要求16的半导体存储器元件的电容器的形成方法，其特征在于，按约5－500sccm的程度向LPCVD反应室注入所述O2气体，按约10－1000sccm的程度向LPCVD反应室注入所述NH3气体。
18．根据权利要求13的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理工序，是采用含有HF的化合物清洗下部电极的表面。
19．根据权利要求18的半导体存储器元件的电容器的形成方法，其特征在于，在采用含有所述HF的化合物的清洗处理阶段之前或者之后，为了进一步改善界面的均匀性，利用NH4OH溶液或者H2SO4溶液等再对下部电极的表面进行界面处理。
20．根据权利要求18的半导体存储器元件的电容器的形成方法，其特征在于，在采用含有所述HF的化合物的清洗处理阶段之后，在形成TaON膜时，先供给NH3气体，使下部电极表面氮化。
21．根据权利要求13的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理，是采用FTP(快速热处理)电炉在700－900℃和NH3气体气氛中，对形成了下部电极的半导体衬底的所得物进行热处理。
22．根据权利要求13的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理，是在600－950℃的温度和氮气气氛中，对形成了下部电极的所得物进行RTP。
23．根据权利要求13的半导体存储器元件的电容器的形成方法，其特征在于，所述结晶化工序是在保持N2O、O2或者N2气体气氛和600－950℃温度的反应室内进行热处理。
24．根据权利要求13的半导体存储器元件的电容器的形成方法，其特征在于，所述结晶化工序是在保持N2O、O2或者N2气体气氛和600－950℃温度的电炉内进行热处理。
25．一种半导体存储器元件的电容器的形成方法，包括：
在半导体衬底上形成下部电极的阶段；
进行抑制所述下部电极表面产生自然氧化膜的表面处理工序的阶段；
在所述进行了表面处理的下部电极上，通过Ta化学蒸汽、O2气体和NH3气体的反应，形成TaON膜的阶段；
所述TaON膜结晶化的阶段；和
在所述TaON膜上形成上部电极的阶段，
其特征在于，在下端两侧设置喷射Ta化学蒸汽和O2气体的第1喷射器和喷射NH3气体的第2喷射器，在以抛物线状喷射反应气体的LPCVD反应室内形成所述TaON膜，
所述TaON膜是在300－600℃和0．1－10乇的压力下形成的。
26．根据权利要求25的半导体存储器元件的电容器的形成方法，其特征在于，所述Ta化学蒸汽是在蒸发器或者蒸发管蒸发定量化的前驱物所获得的。
27．根据权利要求26的半导体存储器元件的电容器的形成方法，其特征在于，所述前驱物是Ta(O2C2H5)5或Ta(N(CH3)2)5。
28．根据权利要求27的半导体存储器元件的电容器的形成方法，其特征在于，仅按约50－150mg／min的流量向蒸发器或者蒸发管供给所述前驱物。
29．根据权利要求28的半导体存储器元件的电容器的形成方法，其特征在于，按约5－500sccm的程度向LPCVD反应室注入所述O2气体，按约10－1000sccm的程度向LPCVD反应室注入所述NH3气体。
30．根据权利要求25的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理工序是采用含有HF的化合物清洗下部电极的表面。
31．根据权利要求30的半导体存储器元件的电容器的形成方法，其特征在于，在采用含有所述HF的化合物的清洗处理阶段之前或者之后，为了进一步改善界面的均匀性，利用NH4OH溶液或者H2SO4溶液等再对下部电极的表面进行界面处理。
32．根据权利要求30的半导体存储器元件的电容器的形成方法，其特征在于，在采用含有所述HF的化合物的清洗处理阶段之后，在形成TaON膜时，先供给NH3气体，使下部电极表面氮化。
33．根据权利要求25的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理，是采用FTP(快速热处理)电炉在700－900℃和NH3气体气氛中，对形成了下部电极的半导体衬底的所得物进行热处理。
34．根据权利要求25的半导体存储器元件的电容器的形成方法，其特征在于，所述下部电极的表面处理，是在600－950℃的温度和氮气气氛中，对形成了下部电极的所得物进行RTP。
35．根据权利要求25的半导体存储器元件的电容器的形成方法，其特征在于，所述结晶化工序是在保持N2O、O2或者N2气体气氛和600－950℃温度的反应室内进行热处理。
36．根据权利要求25的半导体存储器元件的电容器的形成方法，其特征在于，所述结晶化工序是在保持N2O、O2或者N2气体气氛和600－950℃温度的电炉内进行热处理。
CNB001222163A 1999-07-01 2000-07-01 半导体存储元件的电容器的形成方法 Expired - Fee Related CN1161836C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR26404/1999 1999-07-01
KR1019990026404A KR100331271B1 (ko) 1999-07-01 1999-07-01 ＴａＯＮ박막을 갖는 커패시터 제조방법

Publications (2)

Publication Number Publication Date
CN1279510A true CN1279510A (zh) 2001-01-10
CN1161836C CN1161836C (zh) 2004-08-11

Family

ID=19598684

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001222163A Expired - Fee Related CN1161836C (zh) 1999-07-01 2000-07-01 半导体存储元件的电容器的形成方法

Country Status (6)

Country Link
US (1) US6316307B1 (zh)
JP (1) JP4531935B2 (zh)
KR (1) KR100331271B1 (zh)
CN (1) CN1161836C (zh)
DE (1) DE10032215A1 (zh)
GB (1) GB2358085B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR100319171B1 (ko) * 1999-12-30 2001-12-29 박종섭 반도체소자의 캐패시터 형성방법
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100415538B1 (ko) * 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS62136035A (ja) 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JPH05167008A (ja) 1991-12-12 1993-07-02 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
US6070551A (en) * 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
US5977582A (en) 1997-05-23 1999-11-02 Lucent Technologies Inc. Capacitor comprising improved TaOx -based dielectric
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100328454B1 (ko) * 1999-06-29 2002-03-16 박종섭 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
KR20010008528A (ko) 2001-02-05
CN1161836C (zh) 2004-08-11
US6316307B1 (en) 2001-11-13
KR100331271B1 (ko) 2002-04-06
GB2358085A (en) 2001-07-11
GB2358085B (en) 2004-06-23
DE10032215A1 (de) 2001-05-31
JP2001144271A (ja) 2001-05-25
JP4531935B2 (ja) 2010-08-25
GB0015990D0 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
KR100363081B1 (ko) 박막 형성장치
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
KR100386447B1 (ko) 반도체장치의 커패시터 제조방법
CN100383971C (zh) 半导体存储元件的电容器及其制造方法
KR100367404B1 (ko) 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
CN1163965C (zh) 半导体存储器件的电容器及其制造方法
KR100464650B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
CN1199279C (zh) 半导体存储元件的电容器及其制造方法
CN1161836C (zh) 半导体存储元件的电容器的形成方法
CN1181550C (zh) 半导体存储器元件的电容器的制造方法
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
KR100519514B1 (ko) ＴａＯＮ박막을 갖는 커패시터 제조방법
US6461910B1 (en) Method of forming a capacitor in a semiconductor device
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR20020018355A (ko) 반도체장치의 캐패시터 제조방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20060062757A (ko) 엠아이에스 캐패시터의 제조 방법
KR19990006060A (ko) 반도체소자의 캐패시터 형성방법
KR20020058342A (ko) 커패시터의 유전층 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1047816

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040811

Termination date: 20130701