JPH01173622A - 窒化膜の形成方法 - Google Patents
窒化膜の形成方法Info
- Publication number
- JPH01173622A JPH01173622A JP33142787A JP33142787A JPH01173622A JP H01173622 A JPH01173622 A JP H01173622A JP 33142787 A JP33142787 A JP 33142787A JP 33142787 A JP33142787 A JP 33142787A JP H01173622 A JPH01173622 A JP H01173622A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrazine
- substrate
- nitride film
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 title description 4
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 230000001678 irradiating effect Effects 0.000 abstract 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003601 intercostal effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置における窒化膜の形成方法に関し。
薄<、かつ、絶縁耐圧のすぐれた窒化膜を再現性よく形
成可能とすることを目的とし。
成可能とすることを目的とし。
窒化物を生成する材料から成る表面を有する基板が配置
されている反応容器内に気体状のヒドラジンを導入する
とともに該表面を赤外線照射により加熱してヒドラジン
と反応させることにより該基板表面に窒化膜を形成する
ことがら構成される。
されている反応容器内に気体状のヒドラジンを導入する
とともに該表面を赤外線照射により加熱してヒドラジン
と反応させることにより該基板表面に窒化膜を形成する
ことがら構成される。
本発明は半導体装置における窒化膜の形成に係り、とく
に、基板表面を直接窒化することにより窒化膜を形成す
る方法に関する。
に、基板表面を直接窒化することにより窒化膜を形成す
る方法に関する。
DRAM (ダイナミックランダムアクセスメモリ)の
製造において、各メモリセルを構成するキャパシタの容
量を増大させるために、該キャパシタの誘電体として、
従来からのSiO□膜の代えて、より誘電率の大きなS
iJ、膜を用いるようになりつつある。
製造において、各メモリセルを構成するキャパシタの容
量を増大させるために、該キャパシタの誘電体として、
従来からのSiO□膜の代えて、より誘電率の大きなS
iJ、膜を用いるようになりつつある。
通常、 sif+!14膜は、 CVD(化学気相堆
積)法によって、シリコン基板等の上に生成される。そ
して。
積)法によって、シリコン基板等の上に生成される。そ
して。
該5i3Na膜を酸化性の雰囲気中で熱処理してその表
面を酸化することにより膜中に存在するピンホールを埋
め込み、良質な誘電体膜を得ている。
面を酸化することにより膜中に存在するピンホールを埋
め込み、良質な誘電体膜を得ている。
ところで、 DI?AMの望積麿の向トとともに、小面
積で大容滑を得るために、 Si、N、膜の膜厚の低減
が進められており、厚さ数10A程度で絶縁耐圧のすく
れたSi3N、膜が要求されている。しかしながら1従
来のようにCVD法により薄い5i3Nn膜を生成しよ
うとすると、膜厚の制御が困難となり、また、ピンホー
ルが急増する。膜厚が変動すると。
積で大容滑を得るために、 Si、N、膜の膜厚の低減
が進められており、厚さ数10A程度で絶縁耐圧のすく
れたSi3N、膜が要求されている。しかしながら1従
来のようにCVD法により薄い5i3Nn膜を生成しよ
うとすると、膜厚の制御が困難となり、また、ピンホー
ルが急増する。膜厚が変動すると。
メモリセルのキャパシタ容量が不均一となってメモリの
動作マージンが狭くなり、所定の特性が得られず、また
、絶縁耐圧も保証できなくなる。
動作マージンが狭くなり、所定の特性が得られず、また
、絶縁耐圧も保証できなくなる。
本発明は、絶縁耐圧のすぐれた数10人程度の薄い5i
J4膜あるいはTazOs膜を再現性よく形成可能とす
ることを目的とする。
J4膜あるいはTazOs膜を再現性よく形成可能とす
ることを目的とする。
上記目的は、窒化物を生成する材料から成る表面を有す
る基板が配置されている反応容器内に気体状のヒドラジ
ンを導入するとともに、該表面を赤外線照射により加熱
してヒドラジンと反応させることにより、該基板表面に
窒化膜を形成することを特徴とする1本発明に係る窒化
膜の形成方法によって達成される。
る基板が配置されている反応容器内に気体状のヒドラジ
ンを導入するとともに、該表面を赤外線照射により加熱
してヒドラジンと反応させることにより、該基板表面に
窒化膜を形成することを特徴とする1本発明に係る窒化
膜の形成方法によって達成される。
単結晶または多結晶シリコンから成る表面あるいはTa
20g膜の表面を気体状のヒドラジンを含む雰囲気中で
赤外線照射により加熱することによりヒドラジンと反応
させ、その全表面に数10人程度の薄いSi3N、膜ま
たはTaN膜を生成させる。
20g膜の表面を気体状のヒドラジンを含む雰囲気中で
赤外線照射により加熱することによりヒドラジンと反応
させ、その全表面に数10人程度の薄いSi3N、膜ま
たはTaN膜を生成させる。
以下本発明の実施例を図面を参照して説明する。
第1図は本発明の原理的工程を説明するための要部断面
図であっ”で、第1図+8)に示すように、シリコンう
エバ等の半導体基板1上の所定領域には。
図であっ”で、第1図+8)に示すように、シリコンう
エバ等の半導体基板1上の所定領域には。
シリコンあるいはTa、Ogのような窒化物を生成する
材料から成る膜2が形成されている。この膜2を1図示
しない反応容器中において、赤外線の照射の下で気体状
のヒドラジンと反応させることにより、第1図(b)に
示すように、その表面に数10人程度の薄い5i1N4
vJまたはTaN膜等の窒化膜3を生成させる。
材料から成る膜2が形成されている。この膜2を1図示
しない反応容器中において、赤外線の照射の下で気体状
のヒドラジンと反応させることにより、第1図(b)に
示すように、その表面に数10人程度の薄い5i1N4
vJまたはTaN膜等の窒化膜3を生成させる。
第2図は本発明の実施に用いた装置の概要構成を示す模
式的断面図であって9例えば透明石英管から成る赤外線
透過性の反応容器4の内部には。
式的断面図であって9例えば透明石英管から成る赤外線
透過性の反応容器4の内部には。
例えば多結晶シリコン膜のような前記膜2(図示省略)
が形成されている半導体基板lが配置されている。半導
体基板1は9石英棒等から成る支持体5により1反応容
器4の中央部近傍に位置するように支持されている。半
導体基板1の表面は。
が形成されている半導体基板lが配置されている。半導
体基板1は9石英棒等から成る支持体5により1反応容
器4の中央部近傍に位置するように支持されている。半
導体基板1の表面は。
反応容器4外部に配置されている2例えばハロゲンラン
プ等の赤外線輻射源6により照射され、所定温度に加熱
される。
プ等の赤外線輻射源6により照射され、所定温度に加熱
される。
反応容器4の一端に設けられているガス導入管8は、液
体状のヒドラジンが収容されているバブラー7に接続さ
れている。そして、バブラー7に。
体状のヒドラジンが収容されているバブラー7に接続さ
れている。そして、バブラー7に。
キャリヤガラスとして、窒素(Nりガス等の不活性ガス
を流すことによりヒドラジンが気化され、ガス導入管8
を通じて反応容器4内に流入される。
を流すことによりヒドラジンが気化され、ガス導入管8
を通じて反応容器4内に流入される。
その結果、半導体基板1上に形成されている前記多結晶
シリコン等の膜2はヒドラジンと反応し。
シリコン等の膜2はヒドラジンと反応し。
その表面に数10人の5iJa等の窒化膜が生成される
。キャリヤガスであるN2と未反応の気体状ヒドラジン
、および気体状の反応生成物である水素(1(2)ガス
等は排気管9を通じて2反応容器4外部に排出される。
。キャリヤガスであるN2と未反応の気体状ヒドラジン
、および気体状の反応生成物である水素(1(2)ガス
等は排気管9を通じて2反応容器4外部に排出される。
本発明を、 DRAMセルのキャパシタにおける誘電体
を構成する5iJ4膜の形成に適用する例を示す。
を構成する5iJ4膜の形成に適用する例を示す。
第3図はDRAMセルの等価回路例であって、MOSト
うンジスタ10のゲート11はワード線に1 ソース1
2はビット線に、また、ドレイン13は、電荷蓄積用の
キャパシタ20に、それぞれ接続されている。キャパシ
タ20の一端は9例えば接地線に接続されている。キャ
パシタ200対向電極21および22は、後述するよう
に5通常は多結晶シリコン膜で形成される。そして、対
向電極21および22間に、誘電体として、薄い5iz
Na膜が形成される。。
うンジスタ10のゲート11はワード線に1 ソース1
2はビット線に、また、ドレイン13は、電荷蓄積用の
キャパシタ20に、それぞれ接続されている。キャパシ
タ20の一端は9例えば接地線に接続されている。キャ
パシタ200対向電極21および22は、後述するよう
に5通常は多結晶シリコン膜で形成される。そして、対
向電極21および22間に、誘電体として、薄い5iz
Na膜が形成される。。
第4図は1本発明をDI?A?Iの製造に適用した場合
の工程を説明するための要部断面図であって、第3図に
示されている部分は同一の符号で示しである。
の工程を説明するための要部断面図であって、第3図に
示されている部分は同一の符号で示しである。
第4図(a)に示すように1例えばシリコンウェハのよ
うな半導体基板1の所定領域に1通常のDRAM製造工
程と同様にして不純物が注入され、ソース12とドレイ
ン13が形成されている。また、ソース12とドレイン
13間における半導体基板1表面には。
うな半導体基板1の所定領域に1通常のDRAM製造工
程と同様にして不純物が注入され、ソース12とドレイ
ン13が形成されている。また、ソース12とドレイン
13間における半導体基板1表面には。
ゲート絶縁膜14を介して9例えば多結晶シリコン膜か
ら成るゲート11が形成されている。なお、デー1−1
1上には、ゲー)11の抵抗値を下げるために。
ら成るゲート11が形成されている。なお、デー1−1
1上には、ゲー)11の抵抗値を下げるために。
例えばタングステン等の高融点金属のシリサイド膜15
が形成されている。
が形成されている。
さらに、半導体基板IFには、例えば燐珪酸ガラス(P
SG)から成る眉間絶縁膜16が形成されている。肋間
絶縁膜16には、ソース12およびドレイン13の各領
域に対応する開口が設けられている。そして9層間絶縁
膜16上には、多結晶シリコン膜から成る前記対向電極
21が形成されている。対向電極21は層間絶縁膜16
に設けられている開口を通じてドレイン13に接続され
ている。以上までは従来のllRAM製造工程にしたが
って進められる。
SG)から成る眉間絶縁膜16が形成されている。肋間
絶縁膜16には、ソース12およびドレイン13の各領
域に対応する開口が設けられている。そして9層間絶縁
膜16上には、多結晶シリコン膜から成る前記対向電極
21が形成されている。対向電極21は層間絶縁膜16
に設けられている開口を通じてドレイン13に接続され
ている。以上までは従来のllRAM製造工程にしたが
って進められる。
本発明を適用する場合には、第4図(alに示す構造の
半導体基板1を第2図に示す装置内に配置し。
半導体基板1を第2図に示す装置内に配置し。
気体状のヒドラジンを含む雰囲気中で赤外線輻射源6に
より加熱する。その結果、第4図(b)!こ示すように
、多結晶シリコン膜から成る対向電極21の表面にSi
J、膜23が生成される。この場合に、前記バブラー7
の温度およびこれに通じる不活性ガスのB9を、それぞ
れ、30℃および500SCCM、また、赤外線輻射源
6に加熱される半導体基板1表面〆品慶を1000℃、
加熱時間を100秒とすることにより、生成される5i
3Na膜?、3の摩さは約50人となる。
より加熱する。その結果、第4図(b)!こ示すように
、多結晶シリコン膜から成る対向電極21の表面にSi
J、膜23が生成される。この場合に、前記バブラー7
の温度およびこれに通じる不活性ガスのB9を、それぞ
れ、30℃および500SCCM、また、赤外線輻射源
6に加熱される半導体基板1表面〆品慶を1000℃、
加熱時間を100秒とすることにより、生成される5i
3Na膜?、3の摩さは約50人となる。
なお、上記の窒化膜生成工程において、ソース12部分
に露出する半導体基板1表面および層間絶縁膜16の表
面も一部窒化され、薄い窒化膜17が生成されるが、差
支えない。
に露出する半導体基板1表面および層間絶縁膜16の表
面も一部窒化され、薄い窒化膜17が生成されるが、差
支えない。
上記の後2半導体基板1を、第2図と同じ装置または通
常の電気炉を用い、酸化性の雰囲気中で約950℃30
分間加熱し、 Si、N、膜23の表面を酸化する。
常の電気炉を用い、酸化性の雰囲気中で約950℃30
分間加熱し、 Si、N、膜23の表面を酸化する。
この工程は、 Si3N、膜におけるピンホールの封
孔処理として公知の方法を用いればよい。
孔処理として公知の方法を用いればよい。
次いで、半導体基板1−L、に2結晶シリコン膜を生成
さし、これを公知のシリコンエツチング方法を用いて選
択的に除去し、第4図(C)に示すように。
さし、これを公知のシリコンエツチング方法を用いて選
択的に除去し、第4図(C)に示すように。
対向電極22を形成する。このようにして、対向電極2
1と22および誘電体としてのSi3N4膜23から構
成されるキャパシタ20(第3図参照)が形成される。
1と22および誘電体としてのSi3N4膜23から構
成されるキャパシタ20(第3図参照)が形成される。
上記の後、公知のSi3N4エツチング方法を用い。
対向電極22をマスクとして、窒化膜17の露出してい
る部分を除去する。次いで1通常のDRAM製造工程と
同様にして、第4図(dlに千ずようGご、半導体基板
1上に1例えば硼塙キ酸ガラス(BPSG)から成る層
間絶縁膜18を形成する。層間絶縁膜18には。
る部分を除去する。次いで1通常のDRAM製造工程と
同様にして、第4図(dlに千ずようGご、半導体基板
1上に1例えば硼塙キ酸ガラス(BPSG)から成る層
間絶縁膜18を形成する。層間絶縁膜18には。
ソース12の領域上の部分および対向電極22の延伸部
24−Lの部分を選択的に除去し、て形成された開口が
設けられている。そして、これらの開口を通し′ζソー
ス12および対向電極22にそれぞれ接続する電極31
および32を形成する。電極31および32は。
24−Lの部分を選択的に除去し、て形成された開口が
設けられている。そして、これらの開口を通し′ζソー
ス12および対向電極22にそれぞれ接続する電極31
および32を形成する。電極31および32は。
それぞれ、前記ビット線および接地線の一部を構成する
。
。
上記のようにして厚さ数10人程度の薄い5j3N4膜
23を誘電体とするキャパシタを有するD!?AMセル
を形成できる。
23を誘電体とするキャパシタを有するD!?AMセル
を形成できる。
本発明においては、従来のCVD法による堆積膜と異な
って、多結晶シリコン膜の表面を、いわゆるランプアニ
ール法によって2、速に加熱し、かつ。
って、多結晶シリコン膜の表面を、いわゆるランプアニ
ール法によって2、速に加熱し、かつ。
反応性の強いヒドラジンを用いて短時間で窒・化するの
で、所望の小さなV、厚を有する5iJa膜を再現性よ
く生成できる。そして、このSi:、Nm膜は従来と同
様にピンホールの封孔処理が可能であり。
で、所望の小さなV、厚を有する5iJa膜を再現性よ
く生成できる。そして、このSi:、Nm膜は従来と同
様にピンホールの封孔処理が可能であり。
DRAMセルのキャパシタとして必要な絶縁耐圧を有し
ている。
ている。
なお、第4図(a)において、対向電極21を構成する
多結晶シリコン膜上にあらかじめ数10人程度のTax
es膜を形成し、対向電極21と同じにパターンニング
しておき、以後第4図伽)以下と同様の工程にしたがっ
て、このTag’s膜を窒化することにより、 TaN
膜を誘電体とする前記キャパシタ20を形成することも
可能である。
多結晶シリコン膜上にあらかじめ数10人程度のTax
es膜を形成し、対向電極21と同じにパターンニング
しておき、以後第4図伽)以下と同様の工程にしたがっ
て、このTag’s膜を窒化することにより、 TaN
膜を誘電体とする前記キャパシタ20を形成することも
可能である。
本発明によれば、高密度のDRAMセルにおけるキャパ
シタを構成するための絶縁耐圧のすぐれた薄い窒化膜を
、所定の膜厚に再現性よく形成することができ、 DR
AM装置の品質および製造歩留りの向上ならびに信頼性
の向上を可能とする効果がある。
シタを構成するための絶縁耐圧のすぐれた薄い窒化膜を
、所定の膜厚に再現性よく形成することができ、 DR
AM装置の品質および製造歩留りの向上ならびに信頼性
の向上を可能とする効果がある。
第1図は本発明の原理的工程を説明するための要部断面
図。 第2図は本発明の実施に用いた装置の概要構成を示す模
式的断面図。 第3図はDRAMセルの等価回路例。 第4図はDRAMの製造工程における本発明の詳細な説
明するための要部断面図 である。 図において。 1は半導体基板。 2は膜。 3と17は窒化膜。 4は反応容器3 5は支持体。 6は赤外線輻射源。 7はバブラー。 8はガス導入管。 9は排気管。 10はMOS )ランジスタ。 11はゲート。 12はソース。 13はドレイン。 14はゲート絶縁膜。 15は高融点金属のシリサイド膜。 16と18は眉間絶縁膜。 20はキャパシタ。 21と22は対向電極。 23はSi、N4膜。 24は対向電極22の延伸部。 31と32は電極 である。 第1図 木全a月f′)禦方名に困し・f:鼠1第? 団 ワーl″射雀 DFeAYセルの等他回路jダ1 第 5 図
図。 第2図は本発明の実施に用いた装置の概要構成を示す模
式的断面図。 第3図はDRAMセルの等価回路例。 第4図はDRAMの製造工程における本発明の詳細な説
明するための要部断面図 である。 図において。 1は半導体基板。 2は膜。 3と17は窒化膜。 4は反応容器3 5は支持体。 6は赤外線輻射源。 7はバブラー。 8はガス導入管。 9は排気管。 10はMOS )ランジスタ。 11はゲート。 12はソース。 13はドレイン。 14はゲート絶縁膜。 15は高融点金属のシリサイド膜。 16と18は眉間絶縁膜。 20はキャパシタ。 21と22は対向電極。 23はSi、N4膜。 24は対向電極22の延伸部。 31と32は電極 である。 第1図 木全a月f′)禦方名に困し・f:鼠1第? 団 ワーl″射雀 DFeAYセルの等他回路jダ1 第 5 図
Claims (1)
- 【特許請求の範囲】 1)窒化物を生成する材料から成る表面を有する基板が
配置されている反応容器内に気体状のヒドラジンを導入
するとともに該表面を赤外線照射により加熱してヒドラ
ジンと反応させることにより該基板表面に窒化膜を形成
することを特徴とする窒化膜の形成方法。 2)該材料はシリコンであることを特徴とする特許請求
の範囲第1項記載の窒化膜の形成方法。 3)該材料は酸化タンタルであることを特徴とする特許
請求の範囲第1項記載の窒化膜の形成方法。 4)該窒化膜を酸化性雰囲気中で加熱することによりそ
の表面を酸化することを特徴とする特許請求の範囲第1
項記載の窒化膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33142787A JPH01173622A (ja) | 1987-12-26 | 1987-12-26 | 窒化膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33142787A JPH01173622A (ja) | 1987-12-26 | 1987-12-26 | 窒化膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01173622A true JPH01173622A (ja) | 1989-07-10 |
Family
ID=18243544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33142787A Pending JPH01173622A (ja) | 1987-12-26 | 1987-12-26 | 窒化膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01173622A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316307B1 (en) | 1999-01-07 | 2001-11-13 | Hyundai Electronics Industries Co., Ltd. | Method of forming a capacitor for a semiconductor memory device |
US6337291B1 (en) | 1999-07-01 | 2002-01-08 | Hyundai Electronics Industries Co., Ltd. | Method of forming capacitor for semiconductor memory device |
US6372667B1 (en) | 1999-06-25 | 2002-04-16 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a capacitor for semiconductor memory devices |
US6376299B1 (en) | 1999-07-02 | 2002-04-23 | Hyundai Electronics Industries, Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6448128B1 (en) | 1999-07-01 | 2002-09-10 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6525364B1 (en) | 1999-06-25 | 2003-02-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6541330B1 (en) | 1999-07-01 | 2003-04-01 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6576528B1 (en) | 1999-06-29 | 2003-06-10 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6740553B1 (en) | 1999-06-25 | 2004-05-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
-
1987
- 1987-12-26 JP JP33142787A patent/JPH01173622A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316307B1 (en) | 1999-01-07 | 2001-11-13 | Hyundai Electronics Industries Co., Ltd. | Method of forming a capacitor for a semiconductor memory device |
US6372667B1 (en) | 1999-06-25 | 2002-04-16 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a capacitor for semiconductor memory devices |
US6525364B1 (en) | 1999-06-25 | 2003-02-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6740553B1 (en) | 1999-06-25 | 2004-05-25 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6787414B2 (en) * | 1999-06-25 | 2004-09-07 | Hyundai Electronics Industries | Capacitor for semiconductor memory device and method of manufacturing the same |
US6576528B1 (en) | 1999-06-29 | 2003-06-10 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6746931B2 (en) | 1999-06-29 | 2004-06-08 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6337291B1 (en) | 1999-07-01 | 2002-01-08 | Hyundai Electronics Industries Co., Ltd. | Method of forming capacitor for semiconductor memory device |
US6448128B1 (en) | 1999-07-01 | 2002-09-10 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6541330B1 (en) | 1999-07-01 | 2003-04-01 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6777740B2 (en) | 1999-07-01 | 2004-08-17 | Hyundai Electronics Industries Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
US6376299B1 (en) | 1999-07-02 | 2002-04-23 | Hyundai Electronics Industries, Co., Ltd. | Capacitor for semiconductor memory device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0140379B1 (ko) | 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법 | |
US5316982A (en) | Semiconductor device and method for preparing the same | |
JP5247059B2 (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
TW293161B (ja) | ||
US6201276B1 (en) | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films | |
JPH1174485A (ja) | 半導体装置およびその製造方法 | |
US6355519B1 (en) | Method for fabricating capacitor of semiconductor device | |
KR100453311B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US5444006A (en) | Method of manufacturing a capacitor in a semiconductor memory device | |
JP2001527282A (ja) | ビスマスベースの強誘電体膜を選択的に堆積させる方法 | |
US6177305B1 (en) | Fabrication of metal-insulator-metal capacitive structures | |
JPH01173622A (ja) | 窒化膜の形成方法 | |
US5444011A (en) | Method for forming a thin film capacitive memory deivce with a high dielectric constant | |
JP2778451B2 (ja) | 半導体装置の製造方法 | |
KR100377593B1 (ko) | 반도체장치및그제조방법 | |
US5677226A (en) | Method of making integrated circuits | |
JPH05167008A (ja) | 半導体素子の製造方法 | |
US6551896B2 (en) | Capacitor for analog circuit, and manufacturing method thereof | |
US6833605B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
KR100415516B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
JPH1022455A (ja) | 半導体装置およびその製造方法 | |
JP3228245B2 (ja) | 酸化タンタル膜の製造方法 | |
JP2000196035A (ja) | メモリ素子のキャパシタ製造方法 | |
JPS5994829A (ja) | 半導体装置の製造方法 | |
JPH07263572A (ja) | 半導体メモリ装置の製造方法及び半導体メモリ装置並びにそれを用いた応用システム |