KR19990006060A - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR19990006060A
KR19990006060A KR1019970030282A KR19970030282A KR19990006060A KR 19990006060 A KR19990006060 A KR 19990006060A KR 1019970030282 A KR1019970030282 A KR 1019970030282A KR 19970030282 A KR19970030282 A KR 19970030282A KR 19990006060 A KR19990006060 A KR 19990006060A
Authority
KR
South Korea
Prior art keywords
semiconductor device
capacitor
temperature
forming
dielectric film
Prior art date
Application number
KR1019970030282A
Other languages
English (en)
Other versions
KR100253572B1 (ko
Inventor
김남경
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030282A priority Critical patent/KR100253572B1/ko
Publication of KR19990006060A publication Critical patent/KR19990006060A/ko
Application granted granted Critical
Publication of KR100253572B1 publication Critical patent/KR100253572B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 고유전율의 유전체막을 사용하는 반도체소자의 캐패시터 형성방법에 있어서, Sr(hfa)2(tet) 화학물질을 소오스로 하는 플라즈마 화학기상증착 (Plasma Enhanced Chemical Vapor Deposition, 이하에서 PECVD 라 함) 방법으로 안정된 STO (SrTiO3) 유전체막을 형성하여 반도체소자의 고집적화에 충분한 정전용량을 가질 수 있도록 유전체막을 형성함으로써 반도체소자의 고집적화를 가능하게 하는 기술이다

Description

반도체소자의 캐패시터 형성방법
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 디램(DRAM)과 같은 메모리 소자의 정전용량을 증가시킬 수 있도록 캐패시터를 형성하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, (Eo × Er × A)/ T (단, 상기 Eo는 진공유전율, 상기 Er은 유전막의 유전율, 상기 A는 캐패시터의 면적 그리고 상기 T는 유전막의 두께)로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하였다. 그러나, 제조공정이 복잡하고 단차를 증가시켜 반도체소자의 고집적화를 어렵게 하였다.
그리하여, 유전상수 Er이 높은 고유전성의 탄탈륨산화막 (Ta2O5), BST((Ba,Sr)TiO3) 막, PZT(PbZrTiO3) 막, SBTO(SrBi2Ta2O9)막 또는 PLZT(PbLaZrTiO3) 막으로 유전체막으로 하고, 상부 및 하부전극으로 백금(Pt)을 사용하였다.
이들중 상기 BST((Ba,Sr)TiO3) 막에서 S를 사용하는 경우의 STO(SrTiO3)는 다음과 같은 공정으로 형성한다.
반도체기판 온도가 600~800 ℃ 정도의 높은 온도에서 증착되어지며, 저온에서 증착된 경우 후속 고온공정이 필요하다.
그리고, 화학 소오스와 관련되어 가장많이 사용되고 있는 물질은 Sr(dpm)2이다. 그러나, 상기 Sr(dpm)2은 200℃이상 온도에서도 베이퍼 (vapor)가 미세하며, 그 이상의 온도에서 소오스의 성질이 변하는 열 싸이클 (thermal cycle)에 취약한 특성을 보이며, 베이퍼의 불안정성에 따라 증착박막의 균일도 및 증착 비율제어가 어렵다.
또한, 베이퍼라이징 (vaporizing)온도가 200℃이상일 경우 베이퍼라이저(vaporizer)의 기계적 문제, 즉 열적인 안정성 그리고 베이퍼 되어진 소오스 증기들이 스테인레스로 형성된 튜브를 통해 전송될때 온도변화에 민감하여 튜브 내에서 응축되고 파티클의 원인으로 작용하게 된다. 뿐만 아니라 낮은 베이퍼 온도가 필요하다.
상기한 바와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 안정된 유전체막을 형성하기가 어려워 그에 따른 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하기 어렵게 되어 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 바와 같이 종래기술에 따른 문제점을 해결하기 위하여, 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
고유전율의 유전체막을 사용하는 반도체소자의 캐패시터 형성방법에 있어서 Sr(hfa)2(tet)화합물 소오스로 하는 PECVD 방법으로 안정된 STO 유전체막을 형성하는 것으로서,
상기 PECVD 방법은, 80~150 와트의 전력으로 450~550 ℃ 정도의 온도에서 플라즈마 활성화 베이퍼 온도를 갖도록 실시하고,
상기 플라즈마 활성화 베이퍼 온도는, 100~140 정도의 온도로 하는 것을 특징으로 한다.
이하, 도시되진 않았으나 본 발명을 상세히 설명하기로 한다.
먼저, 종래의 기술로 형성된 하부전하저장전극 상부에 PECVD 방법으로 STO 를 증착한다.
이 때, 상기 STO 증착공정은, 80~150 와트의 전력으로 450~550 ℃ 정도의 온도에서 플라즈마 활성화 에너지를 이용하여 실시하되, Sr(hfa)2(tet) (단, hfa는 hexa fluoro acetyl acetonate (C5HF6O2), tet는 tetraglyme) 화학불질을 사용하여 110~125 ℃ 정도의 저온에서 안정된 베이퍼를 갖도록 형성한다.
여기서, 상기 Sr(hfa)2(tet)는 원료 내부에 플루오린 (fluorine) 이 결합되어 서로 약한 결합을 하고 있어 약간의 열 에너지로 쉽게 베이퍼가 된다. 이때, 상기 베이퍼의 안정에 필요한 온도는 120 ℃ 정도이다.
그리고, 상기 Sr(hfa)2(tet) 화학물질을 사용하는 STO 박막 증착공정은, 증착공정시 형성되는 이차상 즉 SrxFy, SrCOx, TiFx 등을 제거하기 위하여 반응온도를 450 ℃ 이상으로 한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 새로운 화학물질을 소오스로 하여 PECVD 방법으로 DRAM 용 캐패시터인 고유전체막을 형성함으로써 그에 따른 반도체소자의 고집적화에 충분한 정전용량을 확보하고, 반응원료 안정화에 따른 증착장비 기능 마진을 확보할 수 있는 효과가 있다.

Claims (3)

  1. 고유전율의 유전체막을 사용하는 반도체소자의 캐패시터 형성방법에 있어서,
    Sr(hfa)2(tet) 화학물질을 소오스로 하는 PECVD 방법으로 안정된 STO 유전체막을 형성하는 반도체소자의 캐패시터 형성방법.
  2. 청구항 1에 있어서,
    상기 PECVD 방법은, 80~150 와트의 전력으로 450~550 ℃ 정도의 온도에서 플라즈마 활성화 베이퍼 온도를 갖도록 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  3. 청구항 2에 있어서,
    상기 플라즈마 활성화 베이퍼 온도는, 100~140 정도의 온도인 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR1019970030282A 1997-06-30 1997-06-30 반도체소자의 캐패시터 형성방법 KR100253572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030282A KR100253572B1 (ko) 1997-06-30 1997-06-30 반도체소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030282A KR100253572B1 (ko) 1997-06-30 1997-06-30 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR19990006060A true KR19990006060A (ko) 1999-01-25
KR100253572B1 KR100253572B1 (ko) 2000-04-15

Family

ID=19513019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030282A KR100253572B1 (ko) 1997-06-30 1997-06-30 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100253572B1 (ko)

Also Published As

Publication number Publication date
KR100253572B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US6461982B2 (en) Methods for forming a dielectric film
KR100272390B1 (ko) 고유전율 박막 구조 및 고유전율 박막 형성 방법
JP3611392B2 (ja) キャパシタおよび高容量キャパシタの製造方法
US5372850A (en) Method of manufacturing an oxide-system dielectric thin film using CVD method
US20030190808A1 (en) Method of forming a metal-insulator-metal capacitor
KR100382149B1 (ko) 스트론튬 탄탈륨 산화물 박막 형성 방법
CN100383971C (zh) 半导体存储元件的电容器及其制造方法
Tang et al. Trends in DRAM dielectrics
EP1107304B1 (en) Article comprising a dielectric material of Zr-Ge-Ti-O or Hf-Ge-Ti-O and method of making the same
KR100328454B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100321694B1 (ko) 반도체소자의캐패시터전극용백금막형성방법
US5882410A (en) High dielectric constant thin film structure, method for forming high dielectric constant thin film, and apparatus for forming high dielectric constant thin film
KR100253572B1 (ko) 반도체소자의 캐패시터 형성방법
CN1161836C (zh) 半导体存储元件的电容器的形成方法
Van Buskirk et al. MOCVD growth of BaTiO/sub 3/in an 8" single-wafer CVD reactor
KR100533373B1 (ko) 반도체장치의 캐퍼시터 형성방법
KR19990006042A (ko) 반도체 소자의 캐패시터 제조방법
KR960011467B1 (ko) 티탄산납박막형성방법
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR100492901B1 (ko) 반도체장치의고유전체캐패시터제조방법
KR100386450B1 (ko) 반도체 소자의 커패시터 형성방법
KR20000004350A (ko) 디램 디바이스의 캐패시터 및 그의 제조방법
KR20020017834A (ko) 반도체소자의 캐패시터 제조 방법
KR20000042864A (ko) 반도체 메모리 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee