JP3611392B2 - キャパシタおよび高容量キャパシタの製造方法 - Google Patents

キャパシタおよび高容量キャパシタの製造方法 Download PDF

Info

Publication number
JP3611392B2
JP3611392B2 JP01336296A JP1336296A JP3611392B2 JP 3611392 B2 JP3611392 B2 JP 3611392B2 JP 01336296 A JP01336296 A JP 01336296A JP 1336296 A JP1336296 A JP 1336296A JP 3611392 B2 JP3611392 B2 JP 3611392B2
Authority
JP
Japan
Prior art keywords
precursor
substrate
layer
ferroelectric
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01336296A
Other languages
English (en)
Other versions
JPH0927602A (ja
Inventor
ビー.デス セシュ
シー ジェー
ペン チン−チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH0927602A publication Critical patent/JPH0927602A/ja
Application granted granted Critical
Publication of JP3611392B2 publication Critical patent/JP3611392B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/409Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ダイナミックランダムアクセス記憶装置(”DRAM”)に関する。より詳細には、本発明はDRAM用の高容量キャパシタおよびDRAM用の高容量キャパシタの製造方法に関する。
【0002】
【従来の技術】
最近20年の間に、DRAMなどの半導体素子のサイズは大幅に縮小され、またその電荷記憶密度は大幅に増大されてきている。DRAMセルの容量が増大され、かつそのサイズが縮小されるにつれて、記憶されているデータを表す電荷を保持するのに十分な静電容量を達成するために、これらのセルの設計はますます複雑化してきている。
【0003】
従来は、DRAMセルのキャパシタにおける誘電体として二酸化シリコンが用いられていた。しかしながら、しかしながら、二酸化シリコンの誘電率は比較的低いので、限られた電荷記憶密度しか得られない。したがって、これらの微細で複雑なセルにおける静電容量を増すために、より高い誘電率を有する他の材料を用いる実験が行われてきている。
【0004】
近年、チタン酸バリウムストロンチウム(Ba1−xSrTiO)などの強誘電体材料をダイナミックランダムアクセス記憶装置に用いる研究がなされてきている。Ba1−xSrTiO膜は、誘電率(ε)が比較的高く、xの値次第で300〜800の範囲であるという点で望ましい。また、Ba1−xSrTiO膜は調製が容易であり、かつ構造的に安定である。誘電率が高いので、Ba1−xSrTiO膜を用いることによって、二酸化シリコンなどの従来の誘電体を用いる場合に比べて、ほぼ1桁高い容量密度をDRAMセルキャパシタにおいて実現することができる。さらに、Ba1−xSrTiOはキュリー温度が低く、”x”の値次第で105°K〜430°Kの範囲である。その結果、容量の温度係数が小さくなる。それに加えて、Ba1−xSrTiOは、室温で常誘電相を呈するので、圧電効果に影響されることがない。これにより、Ba1−xSrTiOキャパシタを、現存のシリコンおよびガリウム砒素による超大規模集積回路(ULSI)技術へと統合し、ダイナミックランダムアクセス記憶装置を商品化する可能性が開かれる。
【0005】
【発明が解決しようとする課題】
しかしながら、商業的価値を有するメモリ製品を市販可能にするまでには、克服すべきいくつかの問題がある。これらの問題の中でも真先に挙げるべきものは、疲労、低電圧破壊、およびエージングによる強誘電体素子の劣化である。そのようなさまざまな劣化が生ずる結果、強誘電体素子の誘電体破壊が発生し、それに伴って誘電率が低下し、ひいては電荷密度記憶容量の低下につながることになる。このような特性の劣化に共通する原因の一つとして、強誘電体キャパシタに用いられる材料の欠陥と、このキャパシタにおける強誘電体−電極界面/結晶粒界における欠陥との間の相互作用が挙げられる。例えば、質の高い強誘電体膜の形成を阻害する主要な障害の一つである疲労劣化は、強誘電体−電極界面における欠陥にトラップされることが原因で発生する。
【0006】
強誘電体−電極界面において欠陥にトラップされる原因は、強誘電体−電極界面の非対称性、およびバルクにおけるドメイン分布の不均一性である。電極−強誘電体界面の非対称性、および/またはバルクにおけるドメイン分布の不均一性は、極性の交互の反転に伴って非対称な分極をもたらす原因になる。その結果、空孔および移動可能な不純物イオンなどの欠陥が実際に一方向に移動する原因となる内部電界の相違がもたらされる。電極−強誘電体界面は化学的に不安定であるので、バルク強誘電体に関するこれらの欠陥には、電位エネルギーの低い部位がもたらされる。その結果、これらの界面において欠陥によるトラップが発生する(Yooら、”Fatigue Modeling of Lead Zirconate Titanate Thin Films”、Jour. Material Sci. and Engineeringを参照)。このトラップの結果、強誘電体における誘電率が低下することになる。
【0007】
欠陥に関連して生ずるこれらの問題を克服するためには、欠陥の濃度、界面への欠陥の移動、および界面における欠陥によるトラップを制御することが必要である。電極と強誘電体との間の急峻な組成勾配を低下することによって、欠陥の移動および欠陥によるトラップを制御することができる。電極と強誘電体との間では格子不整合、接着性の低さ、および仕事関数の大きな差が原因で、界面が化学的に不安定になるので、この界面自身の状態を制御することが必要である。
【0008】
本発明は、上述した問題の少なくとも1つを克服することを意図してなされたものであり、その目的とするところは、疲労劣化の少ないキャパシタおよび高容量キャパシタの製造方法およびそれらに用いられる(Ba1−xSr)RuOからなる薄膜を製造する方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、(Ba1-xSrx)RuO3(0<x<1)からなる頂部電極および底部電極と、該頂部電極および該底部電極の間に形成された(Ba1-xSrx)TiO3(0<x<1)からなる強誘電体層と、を備えているキャパシタであり、これにより上記目的が達成される。
半導体基板と組み合わされているキャパシタであって、前記底部電極が該基板上に存在してもよい。
有機金属化学気相成長プロセスにより製造されてもよい。
前記(Ba1-xSrx)RuO3層が、前駆体としてRu(C552、Sr(C111922およびBa(C111922を用いる有機金属化学気相成長プロセスにより前記基板上に堆積されてもよい。
前記(Ba1-xSrx)TiO3層が、前駆体としてTi(OC254、Sr(C111922およびB(C111922を用いる有機金属化学気相成長プロセスにより堆積されてもよい。
本発明は、記憶装置用の高容量キャパシタの製造方法であって、a)半導体基板を設ける工程と、b)該基板を加熱する工程と、c)(Ba1-xSrx)RuO3層(0<x<1)をMOCVDにより該基板上に堆積し、底部電極を形成する工程と、d)該工程c)に引き続き、該半導体基板を、少なくともTi(OC254を含んでいる前駆体に曝すことによって、(Ba1-xSrx)TiO3層(0<x<1)を該底部電極上に堆積し、強誘電体を形成する工程と、e)該工程d)に引き続き、該半導体基板を、少なくともRu(C552を含んでいる前駆体に真空中で曝すことによって、(Ba1-xSrx)RuO3層(0<x<1)を該強誘電体上に堆積し、頂部電極を形成する工程と、を包含し、該工程c)は、CVDリアクタにおいて該基板を大気圧よりも低い圧力に維持する工程と、該リアクタにおいて該基板を加熱する工程と、キャリヤガスおよび希釈ガスにより前駆体の蒸気を該CVDリアクタへと搬送し、該基板上に堆積させる工程とを包含し、これにより上記目的が達成される。
前記リアクタがホットウォールCVDリアクタであってもよい。
前記リアクタがコールドウォールCVDリアクタであってもよい。
大気圧よりも低い前記圧力が、2〜10torrの範囲であってもよい。
前記前駆体が、Ba(C111922、Sr(C111922およびRu(C552であってもよい。
前記キャリヤガスがN2であってもよい。
前記希釈ガスがO2であってもよい。
前記前駆体の蒸気が、第1、第2、および第3のバブラにおいて発生される方法であって、該第1のバブラはRu(C552を含有しておりかつ230℃から250℃の範囲の温度に維持され、該第2のバブラはSr(C111922を含有しておりかつ180℃から200℃の範囲の温度に維持され、また該第3のバブラはBa(C111922を含有しておりかつ140℃から170℃の範囲の温度に維持されてもよい。
本発明は、記憶装置用の高容量キャパシタの製造方法であって、a)半導体基板を設ける工程と、b)該基板を加熱する工程と、c)該半導体基板を、少なくともRu(C552を含んでいる前駆体に曝すことによって、(Ba1-xSrx)RuO3層(0<x<1)を該基板上に堆積し、底部電極を形成する工程と、d)該工程c)に引き続き、該半導体基板を、少なくともTi(OC254を含んでいる前駆体に曝すことによって、(Ba1-xSrx)TiO3層(0<x<1)を該底部電極上に堆積し、強誘電体を形成する工程と、e)該工程d)に引き続き、該半導体基板を、少なくともRu(C552を含んでいる前駆体に真空中で曝すことによって、(Ba1-xSrx)RuO3層(0<x<1)を該強誘電体上に堆積し、頂部電極を形成する工程と、を包含し、これにより上記目的が達成される。
前記c)、d)およびe)の各工程において、前記前駆体がBa(C111922およびSr(C111922を含んでもよい。
前記c)、d)およびe)の各工程において、前記前駆体がキャリヤガスN2と混合されてもよい。
前記c)、d)およびe)の各工程において、前記前駆体が希釈ガスO2と混合されてもよい。
前記c)、d)およびe)の各工程において、前記半導体が2torrから10torrの範囲の圧力で前記前駆体に曝されてもよい。
前記希釈ガスO2が500sccmから1000sccmの範囲の濃度であってもよい。
本発明は、記憶装置用の高容量キャパシタの製造方法であって、a)半導体基板を設ける工程と、b)該基板を加熱する工程と、c)溶剤および前駆体を用いる液体原料搬送方法により(Ba1-xSrx)RuO3層(0<x<1)を該基板上に堆積し、底部電極を形成する工程と、d)該工程c)に引き続き、該半導体基板を、少なくともTi(OC254を含んでいる前駆体に曝すことによって、(Ba1-xSrx)TiO3層(0<x<1)を該底部電極上に堆積し、強誘電体を形成する工程と、e)該工程d)に引き続き、該半導体基板を、少なくともRu(C552を含んでいる前駆体に真空中で曝すことによって、(Ba1-xSrx)RuO3層(0<x<1)を該強誘電体上に堆積し、頂部電極を形成する工程と、を包含し、該工程c)は、該溶剤の存在下に該前駆体を溶解することによって、前駆体溶液を形成する工程と、該前駆体溶液を気化器中に注入することによって、該前駆体溶液からなる蒸気を形成する工程と、キャリヤガスを用いて該蒸気をリアクタ中に搬送することによって、該基板上に堆積させる工程とを包含し、これにより上記目的が達成される。
前記キャリヤガスがN2であってもよい。
前記気化器が、前記前駆体溶液の蒸発温度まで加熱されてもよい。
前記溶剤が、芳香族炭化水素、環状炭化水素および鎖状炭化水素からなる群から選択されてもよい。
前記前駆体がBa(C111922、Sr(C111922、Ru(C552、およびTi(C25O)4であってもよい。
【0035】
本発明は、頂部および底部導電性酸化電極により挟持された強誘電体薄膜ペロブスカイト層を有するダイナミックランダムアクセス記憶装置に関する。好ましい実施態様においては、この記憶装置はシリコン、ガリウム砒素、あるいはその他公知の基板材料からなる基板と、(Ba1−xSr)RuOからなる薄膜である底部電極と、(Ba1−xSr)TiOからなる強誘電体薄膜と、(Ba1−xSr)RuOからなる薄膜である頂部電極と、を備えている。
【0036】
本発明による(Ba1−xSr)TiO強誘電体は、ダイナミックランダムアクセス強誘電体記憶装置において用いるのに非常に望ましい特性を有している。即ち、調製が容易であり、構造の安定度が高く、強誘電状態から常誘電状態への転移が起こるキュリー温度が低く、飽和分極および誘電率が共に高く、かつ圧電係数が比較的低い。それに加えて、(Ba1−xSr)TiOと(Ba1−xSr)RuOとは酷似した結晶格子構造を有しているので、強誘電体−電極界面の安定度を増すことができ、また、疲労、低電圧破壊およびエージングによる強誘電体素子の劣化を低下することができる。
【0037】
(Ba1−xSr)TiO強誘電体層および(Ba1−xSr)RuO導電性酸化電極層は、3つの工程を有する有機金属化学気相成長プロセスあるいは液体原料搬送方法のいずれかを用いて基板上に形成される。(Ba1−xSr)TiO強誘電体の堆積に用いられる3つの工程を有する有機金属化学気相成長(MOCVD)プロセスは、前駆体としてBa(thd)およびSr(thd)(ここで、thd=C1119およびTi(OCであり、Nをキャリヤガスとして用い、かつOを希釈ガスとして用いる)を用いる。(Ba1−xSr)RuO導電性電極の堆積に用いられるMOCVDプロセスは、前駆体としてBa(thd)およびSr(thd)(ここで、thd=C1119およびRu(Cであり、Nをキャリヤガスとして用い、かつOを希釈ガスとして用いる)を用いる。MOCVDプロセスにより、膜の均一性に優れ、組成制御が容易で、密度および堆積速度が共に高く、かつ段差被覆性に優れている薄膜を、大規模処理に適用可能であり十分に簡略化された装置を用いて製造することができる。
【0038】
(Ba1−xSr)TiO強誘電体層および(Ba1−xSr)RuO導電性酸化電極層を基板上に形成する当たっては、もっと最近に開発された液体原料搬送方法を用いてもよい。この方法は、前述のMOCVDプロセスよりもいくつか有利な点がある。MOCVD前駆体蒸気搬送システムにおいては、それぞれの前駆体に対して温度と流量を制御する必要がある。強誘電体のMOCVDにおいて用いられるSrおよびBaなどのいくつかの有機金属前駆体は、必要な昇華温度において安定ではないので、時間の経過に伴って膜の化学量論を正確に制御することが困難になる。これに対して、液体原料搬送方法によれば、堆積プロセスを著しく簡略化することが可能になり、また、プロセスの再現性を大幅に改善することが可能になる。
【0039】
液体原料搬送方法においては、有機金属前駆体は、有機溶剤あるいは溶剤混合物の存在下に溶解されて前駆体溶液を形成し、その後リアクタ流入口の上流側に位置する気化器中に注入される。この前駆体溶液を調製するのに用いられる溶剤は、芳香族炭化水素、環状炭化水素および鎖状炭化水素の1つまたはその混合物でありうる。
【0040】
前駆体は、元素Ba、Sr、RuまたはTiなどのアルキル基、元素Ba、Sr、RuまたはTiなどのアルコキシド、元素Ba、Sr、RuまたはTiなどのβ−ジケトネート、元素Ba、Sr、RuまたはTiなどのメタロセン、あるいは元素Ba、Sr、RuまたはTiなどのアルキル基、アルコキシド、β−ジケトネート、およびメタロセンのうちの少なくとも2つの組み合わせのいずれかでありうる。これらの前駆体を、テトラヒドロフラン(CO)などの溶剤の存在下に溶解することができる。なぜなら、それらの溶剤は溶解力を有しており、かつモル濃度0.05〜0.5 Mで前駆体との相溶性を有しているからである。その後、前駆体の蒸気はキャリヤガスNにより上流へと搬送されてリアクタ流入口に達し、そこで膜の堆積が行われる。
【0041】
【発明の実施の形態】
図1は、本発明による記憶装置10を模式的に示す図である。記憶装置は、シリコン、サファイア、ガリウム砒素などの適切な材料からなる基板20を備えている。基板20は、複数の酸化シリコン層、ポリシリコン層、またはイオン注入されたシリコン層からなる多層構造を有し、複雑な集積回路を形成していてもよい。底部電極として作用する導電性酸化物層22が基板20の頂面24上に形成される。強誘電体ペロブスカイト薄膜26が導電体層22に接合され、かつ頂部電極として作用する別の導電性酸化物層28が薄膜26に対して接合される。頂部および底部導電性酸化物層28および22は(Ba1−xSr)RuOからなる薄膜であり、また強誘電体ペロブスカイト層26は(Ba1−xSr)TiOからなる薄膜である。
【0042】
導電性酸化物層および強誘電体層の堆積は、3つの工程を包含するプロセスにより行われる。第1の工程においては、シリコン、サファイア、ガリウム砒素などの適切な材料からなる基板20上への(Ba1−xSr)RuOからなる薄膜層22の堆積が行われ、それによって底部電極が形成される。薄膜22は、有機金属化学気相成長(”MOCVD”)または以下に詳細に説明する液体原料搬送方法のいずれかにより基板20上に形成される。
【0043】
3つの工程を包含するプロセスの第2の工程においては、MOCVDまたは後述する液体原料搬送方法のいずれかにより、ペロブスカイト強誘電体(Ba1−xSr)TiOからなる薄膜26の堆積が行われる。
【0044】
3つの工程を包含するプロセスの第3の工程においては、MOCVDまたは液体原料搬送方法のいずれかにより、(Ba1−xSr)RuOからなる第2の薄膜層28の(Ba1−xSr)TiO層26上への堆積が行われる。
【0045】
ここでMOCVDプロセスを行うのは、基本的にいくつかのプロセスが利用可能になるからである。ホットウォールMOCVDおよびコールドウォールMOCVDの2種類のMOCVDプロセスによれば、それぞれ(Ba1−xSr)RuOおよび(Ba1−xSr)TiOからなる複数の層を首尾よく堆積できることが判明している。図2は、ホットウォールMOCVD装置40を示す模式図である。このホットウォールMOCVD装置は、第1、第2および第3のステンレス鋼バブラ42、44および46を備えている。Nシリンダ48は、流入導管50により第1、第2および第3のステンレス鋼バブラ42、44および46へと接続されている。流量制御計(マスフローコントローラ)52は、流体制御バルブ54と同様に、各流入導管50と流体結合されている。流出導管56は、ステンレス鋼バブラ42、44および46のそれぞれを炉搬送導管58へと接続している。流体制御バルブ54は、第1、第2および第3のステンレス鋼バブラの流出量を制御するために、流出導管56にも設けられている。第1、第2および第3のステンレス鋼バブラ42、44および46の下流側では、Oシリンダ60およびNシリンダ62もまた炉搬送導管58へと接続されている。流量制御計52およびバルブ54は、Oシリンダ60、Nシリンダ62および導管64の間に流体結合されている。炉搬送導管58上の流体制御バルブ54は、第1、第2および第3のステンレス鋼バブラ42、44および46から反応チャンバ66への流体の流量を制御する。
【0046】
ドア68を介して、基板20を反応チャンバ66中に積み入れることができる。反応チャンバ66と流体結合されている真空計70は、反応チャンバ66内の真空圧をモニターするために設けられている。3ゾーン炉72は、反応チャンバ66中の堆積温度を制御するために設けられている。あるいは、基板加熱器を用いることもできる。炉流出導管74は、反応チャンバ66から排気蒸気を排出するために設けられている。液体Nコールドトラップ76は、排気Nガスを捕らえるために炉流出導管74上に設けられている。真空ポンプ78は、反応チャンバ66内のチャンバ圧力を適正に保ち、かつ反応チャンバ66からの排気ガスの排出を促進する。流体制御バルブ54は、排出流量を制御するために導管76に設けられている。
【0047】
バイパスライン80は、第1、第2および第3のステンレス鋼バブラ42、44および46の下流側でかつ導管64の上流側の炉搬送導管58を、炉流出導管流体制御バルブ54の下流側の炉流出導管74へと接続している。流体制御バルブ54は、バイパスラインを通って流れる流体の流量を制御するために、バイパスライン80上に設けられている。
【0048】
ホットウォールMOCVD装置40内の高温領域を点線82で示している。(Ba1−xSr)RuOからなる薄膜を堆積するのにホットウォールMOCVD装置40を用いることにより、前駆体材料Ru(C、Sr(C1119およびBa(C1119を第1、第2および第3のステンレス鋼バブラ42、44および46中へと導入することが必要になる。キャリヤガスNは、流入導管50を介してNシリンダ48からバブルチャンバ42、44および46中へと供給される。バブルチャンバ42、44および46内で反応が生ずると、これらのバブルチャンバからの流出物は炉搬送導管58へと流入する。Oシリンダ60およびNシリンダ62は、それぞれ希釈ガスおよびキャリヤガスを炉搬送導管58へと供給する源となる。このシステム全体の各所に設けられたバルブ54により、所望の流体流量制御を行うことができる。反応チャンバ66内において、キャリヤガスN中に分散され、かつ希釈ガスOと結合された前駆体により、(Ba1−xSr)RuOからなる薄膜が基板20上に堆積することができる。
【0049】
このホットウォールMOCVD装置40は、第1のステンレス鋼バブラ42における前駆体としてRu(Cを代わりに用いることによって、(Ba1−xSr)TiOからなる強誘電体ペロブスカイト薄膜のMOCVD堆積に用いることができる。それぞれ(Ba1−xSr)RuO膜および(Ba1−xSr)TiO膜を堆積するために行われるMOCVDプロセスの各種条件を、以下の表1および表2に示す。
【0050】
【表1】
Figure 0003611392
【0051】
(ここでthd=C1119でありsccm=standard cubic centimeter per minute)
【0052】
【表2】
Figure 0003611392
【0053】
(ここでthd=C1119およびsccm=standard cubic centimeter per minute)
図3は、コールドウォールMOCVD装置90を示す模式図である。コールドウォールMOCVD装置90とホットウォールMOCVD装置40との間で共通する類似の構成要素は同一の参照符号で示し、別個には説明しない。当業者には当然理解できることだが、コールドウォールMOCVD装置90はホットウォールMOCVD装置40と以下の点で異なる。即ち、(1)基板20のみが加熱されること、(2)原料蒸気が、炉搬送導管58から基板に向かって垂直に注入されること、および(3)反応チャンバ66の壁92の温度(すなわち堆積温度)が約250℃に保たれること、である。そうでなければ、表1および表2に示した各種条件は全く同じになる。
【0054】
基板加熱器94は、基板ホルダー96により基板20から隔てられている。基板加熱器94は最高900℃の温度で動作可能であり、また、基板加熱器の位置による温度変動は8℃以内であればよく、時間の経過に伴う温度変動は1℃以内であればよい。
【0055】
INCONELからなる基板ホルダー96は、基板20を直接支持し、かつ基板加熱器94と直接接触している。基板ホルダー96中央の内側に直接載置された熱電対98は、各基板の温度をモニターする。基板は銀ペーストにより基板ホルダー96に接着される。銀ペーストを用いることにより、試料の熱伝導性および温度の均一性が改善される。
【0056】
炉搬送導管58の入口と基板との間の距離は、1.5〜10 cmの範囲で変動しうる。容易に理解できることだが、バイパスラインおよびバブラ加熱器の構成およびその制御方法は、ホットウォール装置40の場合と同様である。(Ba1−xSr)TiO層または(Ba1−xSr)RuO層のいずれが堆積されているかによって、Ti(OCあるいはRu(Cが第1のバブルチャンバ42内で用いられる。第1および第3の工程において、頂部および底部(Ba1−xSr)RuO電極の堆積は、(Ba1−xSr)RuOからなる非常に薄い層22および28を形成することができるように制御される。
【0057】
第2の工程において、強誘電体(Ba1−xSr)TiO膜26が堆積される。上述の条件下に堆積された(Ba1−xSr)TiO強誘電体層26は、強誘電状態から常誘電状態への転移が起こるキュリー温度が低いことが判明している。このようにキュリー温度が比較的低いことに加えて、(Ba1−xSr)TiO層は、DRAMセルに適用するのに好ましいその他の特性を呈する。即ち、望ましい飽和分極が得られること、誘電率が非常に高いことなどである。このような特性は、疲労がなく、記憶保持特性が高い強誘電体記憶装置に適するものである。
【0058】
また、前述のように、本発明のキャパシタの製造には液体原料搬送方法を用いることもできる。図4は、液体原料搬送システムを示す模式図である。所望の薄膜化合物からなる原材料は化学量論的に混合され、三角フラスコ110中に液体の形態で保持される。原料は、(基本的に液体流量計を有するポンプである)マスターフレックスエコノミードライブ(Masterflex Economy drive)128により、図3に示す一連のチューブを通してフラッシュ蒸発チャンバ102へと搬送される。ニードルバルブ104がフローライン中に挿入されており、それによって液体の流量を制御する。このニードルバルブはシリコーンチューブ106によって原料の端部に接続されており、またステンレス鋼チューブ108によって蒸発チャンバの端部へと接続されている。原料は、ガラスロッドを通してフラスコ110からシリコーンチューブ106へと搬送される。蒸発チャンバ102は、フランジ114により原料側端部を密閉されている。液体原料搬送用の経路となるステンレス鋼チューブ108は、フランジ114に穿たれた穴を通して気密性を保つことができるように蒸発チャンバ102中に挿入されている。チャンバ102のもう一方の端部は、MOCVDリアクタの熱分解チャンバへと接続されている。熱分解チャンバの温度は、予熱チャンバ温度制御器132により制御される。蒸発チャンバ102中への溶液の搬送速度は、MOCVDリアクタのサイズ次第で1〜10 sccmの範囲で変動しうる。蒸発チャンバ102はその全体が加熱され、その温度は温度制御器118を用いて制御される。予熱されたキャリヤガス(N)は、蒸発された原料を蒸発チャンバ102から熱分解チャンバへと搬送するのに用いられる。キャリヤガスの流量は、流量制御計130を用いて制御される。キャリヤガスは予熱チャンバ120を通して送られ、ガスを加熱する。
【0059】
この方法を用いることによって、有機金属前駆体は、固体・液体のいずれであるかにはかかわらずフラスコ110中に入れられ、かつそのフラスコ中で有機溶剤の存在下に溶解されることによって、前駆体溶液を形成する。
【0060】
前駆体溶液を調製するのに用いられる有機溶剤は、芳香族炭化水素、環状炭化水素、および鎖状炭化水素のいずれか1つ、あるいはその混合物でありうる。例えば溶剤は、テトラヒドロフラン(CO)、イソプロパノール(COH)、テトラグライム(C1022)、キシレン[C(CH]、トルエン(CCH)および酢酸ブチル[CHCO(CHCH]のいずれか1つ、あるいはその混合物でありうる。前駆体は、テトラヒドロフラン(THF)などの溶剤の存在下に溶解される。なぜなら、これらの溶剤は溶解力を有しており、かつ以下に挙げる前駆体とモル濃度0.05〜.5Mの範囲で相溶性を有しているからである。膜の組成は、溶液中の各前駆体のモル比を変化させることにより制御される。溶液の揮発を低減しかつ前駆体の安定度を増すために、テトラグライムおよびイソプロパノールなどの添加剤が用いられる。
【0061】
前駆体は、元素Ba、Sr、RuまたはTiなどのアルキル基、元素Ba、Sr、RuまたはTiなどのアルコキシド、元素Ba、Sr、RuまたはTiなどのβ−ジケトネート、元素Ba、Sr、RuまたはTiなどのメタロセン、あるいは元素Ba、Sr、RuまたはTiなどのアルキル基、アルコキシド、β−ジケトネート、およびメタロセンのうちの少なくとも2つの組み合わせのいずれかでありうる。
【0062】
【表3】
Figure 0003611392
【0063】
ここでthd=C1119およびfod= C1010である。
【0064】
上述したいずれのプロセスを行っても、強誘電体素子の疲労、低電圧破壊およびエージングによる劣化を排除できるので、商業的価値を有する記憶装置を製造することができる。このような利点が得られる主な原因としては、(Ba1−xSr)TiOと(Ba1−xSr)RuOとが類似した結晶格子構造を有している結果、強誘電体−電極界面の安定度が増すことがまず挙げられる。上述したいずれかのプロセスを用いて(Ba1−xSr)TiO層および(Ba1−xSr)RuO層を形成することにより、膜の均一性に優れており、組成制御が容易で、密度・堆積速度が共に高く、かつ段差被覆性に優れている薄膜を、大規模処理に適用可能な大いに簡略化された装置を用いて製造することができる。
【0065】
【発明の効果】
本発明のキャパシタは、(Ba1−xSr)RuOからなる頂部電極および底部電極と、該頂部電極および該底部電極の間に形成された(Ba1−xSr)TiOからなる強誘電体層を有し、特性の疲労劣化の少ないキャパシタを提供する。本発明のキャパシタを用いて半導体装置を形成することによって、特性の疲労劣化、低電圧破壊およびエージングによる劣化のない強誘電体記憶装置を提供することができる。
【0066】
また、本発明の高容量キャパシタの製造方法によると、上記の優れた特性を有するキャパシタを、簡便に、精度良く、また高い量産性で製造することができる。
【図面の簡単な説明】
【図1】本発明によるダイナミックランダムアクセス記憶装置を示す模式図である。
【図2】本発明のホットウォールMOCVDプロセスにより(Ba1−xSr)TiOおよび(Ba1−xSr)RuO薄膜を形成するのに用いられるホットウォール装置を示す模式図である。
【図3】本発明のコールドウォールMOCVDプロセスにより(Ba1−xSr)TiOおよび(Ba1−xSr)RuO薄膜を形成するのに用いられるコールドウォール装置を示す模式図である。
【図4】本発明の液体原料搬送方法により(Ba1−xSr)TiOおよび(Ba1−xSr)RuO薄膜を形成するのに用いられる液体原料搬送システムを示す模式図である。
【符号の説明】
10 記憶装置
20 基板
22 底部導電性酸化物
26 ペロブスカイト薄膜
28 頂部導電性酸化物

Claims (24)

  1. (Ba1-xSrx)RuO3(0<x<1)からなる頂部電極および底部電極と、該頂部電極および該底部電極の間に形成された(Ba1-xSrx)TiO3(0<x<1)からなる強誘電体層と、を備えているキャパシタ。
  2. 半導体基板と組み合わされているキャパシタであって、前記底部電極が該基板上に存在する、請求項1に記載のキャパシタ。
  3. 有機金属化学気相成長プロセスにより製造される、請求項1に記載のキャパシタ。
  4. 前記(Ba1-xSrx)RuO3層が、前駆体としてRu(C552、Sr(C111922およびBa(C111922を用いる有機金属化学気相成長プロセスにより前記基板上に堆積される、請求項2に記載のキャパシタ。
  5. 前記(Ba1-xSrx)TiO3層が、前駆体としてTi(OC254、Sr(C111922およびB(C111922を用いる有機金属化学気相成長プロセスにより堆積される、請求項2に記載のキャパシタ。
  6. 記憶装置用の高容量キャパシタの製造方法であって、
    a)半導体基板を設ける工程と、
    b)該基板を加熱する工程と、
    c)(Ba1-xSrx)RuO3層(0<x<1)をMOCVDにより該基板上に堆積し、底部電極を形成する工程と、
    d)該工程c)に引き続き、該半導体基板を、少なくともTi(OC254を含んでいる前駆体に曝すことによって、(Ba1-xSrx)TiO3層(0<x<1)を該底部電極上に堆積し、強誘電体を形成する工程と、
    e)該工程d)に引き続き、該半導体基板を、少なくともRu(C552を含んでいる前駆体に真空中で曝すことによって、(Ba1-xSrx)RuO3層(0<x<1)を該強誘電体上に堆積し、頂部電極を形成する工程と、を包含し、
    該工程c)は、
    CVDリアクタにおいて該基板を大気圧よりも低い圧力に維持する工程と、
    該リアクタにおいて該基板を加熱する工程と、
    キャリヤガスおよび希釈ガスにより前駆体の蒸気を該CVDリアクタへと搬送し、該基板上に堆積させる工程と
    を包含する、方法。
  7. 前記リアクタがホットウォールCVDリアクタである、請求項6に記載の方法。
  8. 前記リアクタがコールドウォールCVDリアクタである、請求項6に記載の方法。
  9. 大気圧よりも低い前記圧力が、2〜10torrの範囲である、請求項6に記載の方法。
  10. 前記前駆体が、Ba(C111922、Sr(C111922およびRu(C552である、請求項6に記載の方法。
  11. 前記キャリヤガスがN2である、請求項6に記載の方法。
  12. 前記希釈ガスがO2である、請求項6に記載の方法。
  13. 前記前駆体の蒸気が、第1、第2、および第3のバブラにおいて発生される方法であって、該第1のバブラはRu(C552を含有しておりかつ230℃から250℃の範囲の温度に維持され、該第2のバブラはSr(C111922を含有しておりかつ180℃から200℃の範囲の温度に維持され、また該第3のバブラはBa(C111922を含有しておりかつ140℃から170℃の範囲の温度に維持されている、請求項6に記載の方法。
  14. 記憶装置用の高容量キャパシタの製造方法であって、
    a)半導体基板を設ける工程と、
    b)該基板を加熱する工程と、
    c)該半導体基板を、少なくともRu(C552を含んでいる前駆体に曝すことによって、(Ba1-xSrx)RuO3層(0<x<1)を該基板上に堆積し、底部電極を形成する工程と、
    d)該工程c)に引き続き、該半導体基板を、少なくともTi(OC254を含んでいる前駆体に曝すことによって、(Ba1-xSrx)TiO3層(0<x<1)を該底部電極上に堆積し、強誘電体を形成する工程と、
    e)該工程d)に引き続き、該半導体基板を、少なくともRu(C552を含んでいる前駆体に真空中で曝すことによって、(Ba1-xSrx)RuO3層(0<x<1)を該強誘電体上に堆積し、頂部電極を形成する工程と、を包含する方法。
  15. 前記c)、d)およびe)の各工程において、前記前駆体がBa(C111922およびSr(C111922を含んでいる、請求項14に記載の方法。
  16. 前記c)、d)およびe)の各工程において、前記前駆体がキャリヤガスN2と混合される、請求項14に記載の方法。
  17. 前記c)、d)およびe)の各工程において、前記前駆体が希釈ガスO2と混合される、請求項14に記載の方法。
  18. 前記c)、d)およびe)の各工程において、前記半導体が2torrから10torrの範囲の圧力で前記前駆体に曝される、請求項14に記載の方法。
  19. 前記希釈ガスO2が500sccmから1000sccmの範囲の濃度である請求項17に記載の方法。
  20. 記憶装置用の高容量キャパシタの製造方法であって、
    a)半導体基板を設ける工程と、
    b)該基板を加熱する工程と、
    c)溶剤および前駆体を用いる液体原料搬送方法により(Ba1-xSrx)RuO3層(0<x<1)を該基板上に堆積し、底部電極を形成する工程と、
    d)該工程c)に引き続き、該半導体基板を、少なくともTi(OC254を含んでいる前駆体に曝すことによって、(Ba1-xSrx)TiO3層(0<x<1)を該底部電極上に堆積し、強誘電体を形成する工程と、
    e)該工程d)に引き続き、該半導体基板を、少なくともRu(C552を含んでいる前駆体に真空中で曝すことによって、(Ba1-xSrx)RuO3層(0<x<1)を該強誘電体上に堆積し、頂部電極を形成する工程と、を包含し、
    該工程c)は、
    該溶剤の存在下に該前駆体を溶解することによって、前駆体溶液を形成する工程と、
    該前駆体溶液を気化器中に注入することによって、該前駆体溶液からなる蒸気を形成する工程と、
    キャリヤガスを用いて該蒸気をリアクタ中に搬送することによって、該基板上に堆積させる工程と
    を包含する、方法。
  21. 前記キャリヤガスがN2である、請求項20に記載の方法。
  22. 前記気化器が、前記前駆体溶液の蒸発温度まで加熱される、請求項20に記載の方法。
  23. 前記溶剤が、芳香族炭化水素、環状炭化水素および鎖状炭化水素からなる群から選択される、請求項20に記載の方法。
  24. 前記前駆体がBa(C111922、Sr(C111922、Ru(C552、およびTi(C25O)4である、請求項20に記載の方法。
JP01336296A 1995-07-12 1996-01-29 キャパシタおよび高容量キャパシタの製造方法 Expired - Fee Related JP3611392B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/501,352 1995-07-12
US08/501,352 US5629229A (en) 1995-07-12 1995-07-12 Metalorganic chemical vapor deposition of (Ba1-x Srx)RuO3 /(Ba1-x Srx)TIO3 /(Ba1-x Srx)TiO3 /(Ba1- Srx)RuO3 capacitors for high dielectric materials

Publications (2)

Publication Number Publication Date
JPH0927602A JPH0927602A (ja) 1997-01-28
JP3611392B2 true JP3611392B2 (ja) 2005-01-19

Family

ID=23993199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01336296A Expired - Fee Related JP3611392B2 (ja) 1995-07-12 1996-01-29 キャパシタおよび高容量キャパシタの製造方法

Country Status (2)

Country Link
US (2) US5629229A (ja)
JP (1) JP3611392B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111124A (en) * 1997-10-30 2000-08-29 Advanced Technology Materials, Inc. Lewis base adducts of anhydrous mononuclear tris(β-diketonate) bismuth compositions for deposition of bismuth-containing films, and method of making the same
US6511706B1 (en) 1990-07-06 2003-01-28 Advanced Technology Materials, Inc. MOCVD of SBT using tetrahydrofuran-based solvent system for precursor delivery
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
US6313035B1 (en) 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
JP4160638B2 (ja) * 1997-03-27 2008-10-01 株式会社ルネサステクノロジ 半導体装置
US5980983A (en) * 1997-04-17 1999-11-09 The President And Fellows Of Harvard University Liquid precursors for formation of metal oxides
US6511877B2 (en) 1997-07-17 2003-01-28 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method for manufacturing the same
JP3569112B2 (ja) * 1997-07-17 2004-09-22 株式会社東芝 半導体集積回路およびその製造方法
JPH1154706A (ja) * 1997-08-06 1999-02-26 Nec Corp Mimキャパシタ及びその製造方法
JPH11220095A (ja) * 1998-01-30 1999-08-10 Sony Corp 誘電体キャパシタの製造方法
KR100303678B1 (ko) * 1998-02-17 2001-11-02 이장무 높은유전상수와낮은누설전류밀도를가지는비에스티(bst)박막커패시터의형성방법
US6846739B1 (en) * 1998-02-27 2005-01-25 Micron Technology, Inc. MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer
KR100300038B1 (ko) * 1998-04-08 2002-11-18 현대반도체 주식회사 금속유기물화학기상증착방법및금속유기물화학기상증착기
US6284654B1 (en) * 1998-04-16 2001-09-04 Advanced Technology Materials, Inc. Chemical vapor deposition process for fabrication of hybrid electrodes
JP3334605B2 (ja) 1998-05-07 2002-10-15 三菱電機株式会社 電極形成用cvd原料、およびそれを用いて形成されたキャパシタ用電極、配線膜
US6216708B1 (en) 1998-07-23 2001-04-17 Micron Technology, Inc. On-line cleaning method for CVD vaporizers
JP2000114479A (ja) * 1998-10-01 2000-04-21 Toshiba Corp 導電性膜の形成方法およびそれを用いたキャパシタの形成方法
KR100329733B1 (ko) * 1998-10-09 2002-05-09 박종섭 반도체소자의캐패시터형성방법
WO2000022658A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
US6319764B1 (en) 1999-08-25 2001-11-20 Micron Technology, Inc. Method of forming haze-free BST films
EP1242646A1 (en) * 1999-11-15 2002-09-25 Advanced Technology Materials, Inc. Liquid delivery mocvd of sbt
KR100336774B1 (ko) * 1999-11-26 2002-05-16 박종섭 유기금속 화학기상증착 장비를 이용한 전극 제조방법
KR100358169B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 비에스티 유전막을 구비하는 반도체 메모리 소자 제조 방법
EP1305161B1 (en) * 2000-08-03 2007-10-03 nGimat Co. Electronic and optical materials
US6762090B2 (en) * 2001-09-13 2004-07-13 Hynix Semiconductor Inc. Method for fabricating a capacitor
JP3828821B2 (ja) * 2002-03-13 2006-10-04 株式会社堀場エステック 液体材料気化供給装置
JP4728591B2 (ja) * 2004-04-30 2011-07-20 古河電気工業株式会社 電圧変換装置および自動車用電装部品
JP4502189B2 (ja) * 2004-06-02 2010-07-14 ルネサスエレクトロニクス株式会社 薄膜の形成方法および半導体装置の製造方法
KR100633330B1 (ko) * 2004-07-30 2006-10-12 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
JP4462432B2 (ja) * 2005-08-16 2010-05-12 セイコーエプソン株式会社 ターゲット
US8617429B2 (en) * 2010-09-13 2013-12-31 Korea Institute Of Science And Technology Composite electrode active material having M1-xRuxO3 (M=Sr, Ba, Mg), supercapacitor using the same and fabrication method thereof
US11990470B2 (en) * 2021-09-24 2024-05-21 International Business Machines Corporation Ferroelectric and paraelectric stack capacitors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993021637A1 (en) * 1992-04-13 1993-10-28 Ceram, Inc. Multilayer electrodes for ferroelectric devices
EP0568064B1 (en) * 1992-05-01 1999-07-14 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5523964A (en) * 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5478772A (en) * 1993-04-02 1995-12-26 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials

Also Published As

Publication number Publication date
JPH0927602A (ja) 1997-01-28
US5629229A (en) 1997-05-13
US5717234A (en) 1998-02-10

Similar Documents

Publication Publication Date Title
JP3611392B2 (ja) キャパシタおよび高容量キャパシタの製造方法
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
US6120846A (en) Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition
US6110531A (en) Method and apparatus for preparing integrated circuit thin films by chemical vapor deposition
US5372850A (en) Method of manufacturing an oxide-system dielectric thin film using CVD method
US20020197793A1 (en) Low thermal budget metal oxide deposition for capacitor structures
US5625587A (en) Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices
JP2002231656A (ja) 半導体集積回路装置の製造方法
JP4717179B2 (ja) ガス供給装置及び処理装置
JP3109485B2 (ja) 金属酸化物誘電体膜の気相成長方法
JPH0555514A (ja) 半導体装置およびその製造方法
KR100391026B1 (ko) 박막 형성 방법 및 박막 형성 장치
KR100945096B1 (ko) 용량 소자의 제조 방법
EP1143501A1 (en) Method of forming thin film
JPH08279497A (ja) 半導体製造装置および半導体装置
WO2000008680A1 (fr) Procede de cristallisation en phase vapeur d'un film dielectrique d'oxyde metallique et dispositif de cristallisation en phase vapeur d'une matiere dielectrique d'oxyde metallique
JP2000114479A (ja) 導電性膜の形成方法およびそれを用いたキャパシタの形成方法
JP3626421B2 (ja) 金属酸化物薄膜の成膜方法、及び成膜装置
JP4205565B2 (ja) 薄膜製造方法
EP1120475A1 (en) A method and system for MOCVD of PGO films
Van Buskirk et al. MOCVD growth of BaTiO/sub 3/in an 8" single-wafer CVD reactor
JP3270879B2 (ja) 高誘電体薄膜の形成方法
JP3886921B2 (ja) 化学気相堆積方法
JPH06145992A (ja) 半導体装置用誘電体の製造装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees