JP4205565B2 - 薄膜製造方法 - Google Patents

Description

本発明は、薄膜製造方法に関し、特に、ＭＯＣＶＤ等のＣＶＤ法により酸化物薄膜を製造する方法に関する。

近年、半導体分野では、半導体素子の高集積化、高性能化が求められている。これらの要求を解決するための手段として、段差被覆性に優れ、欠陥の少ない緻密な膜が期待されるＣＶＤ（化学気相成長）法による成膜が注目を集めている。

また、これらの要求に応えるために、新材料の導入も提案されている。この新材料の導入の際の問題を解決したり、また、元素の拡散などの問題を解決するためには、成膜プロセス温度のなお一層の低温化が要求されている。

また、Ｔａ_２Ｏ_５、(Ｂａ,Ｓｒ)ＴｉＯ_３、ＳｒＴｉＯ_３などの高誘電率誘電体酸化物、Ｐｂ(Ｚｒ,Ｔｉ)Ｏ_３、ＳｒＢｉ_２Ｔａ_２Ｏ_９、Ｂｉ_４Ｔｉ_３Ｏ_１２などの強誘電体酸化物、ＩｒＯ_２、ＲｕＯ_２、ＳｒＲｕＯ_３、ＬａＮｉＯ_３などの電気伝導性酸化物、(Ｌａ,Ｓｒ)ＭｎＯ_３、(Ｐｒ,Ｃａ)ＭｎＯ_３などの強磁性酸化物からなる薄膜は、高集積化素子、低消費電力化素子、不揮発メモリー、キャパシターの電極材などといった利用用途から注目を集めている。しかし、これらの膜を低温で成膜すると、膜が結晶化せず、各用途として機能する状態にならないこと、下地との界面付近の膜組成が異なること、大きなリーク電流が発生することなどの種々の問題が発生する。例えば、膜中の酸素が欠損して、良好なエピタキシャル成長が妨げられると、常誘電体酸化物膜及び強誘電体酸化物膜では絶縁性がそれぞれ低下し、また、電気伝導性酸化物膜及び強磁性酸化物膜では電気伝導性がそれぞれ低下するという問題がある。

本発明の課題は、上記従来技術の問題点に鑑み、低温でＣＶＤ法により薄膜を製造する際に、成膜初期の膜組成のずれを補正し、膜厚方向に組成を制御することにより、電気特性に優れた、特にリーク電流密度が２Ｖ印加で１．０Ｅ−３Ａ／ｃｍ^２以下であり、かつ分極反転電荷密度が２Ｖ印加で２５μＣ／ｃｍ^２以上である薄膜を製造する方法を提供することにある。

請求項１によれば、本発明の薄膜製造方法は、Ｐｂ（ｔｈｄ） _２ 、Ｚｒ（ｄｍｈｄ） _４ 及びＴｉ（ｉ−ＰｒＯ） _２ （ｔｈｄ） _２ を溶媒に溶かした液体を気化システムを用いて気化した原料ガスと反応ガスとを含む成膜ガスをガス導入手段を介して反応室内に導入し、原料ガスの分解温度以上に加熱された基板上にＰＺＴ薄膜を成膜する薄膜製造方法において、上記Ｐｂ（ｔｈｄ） _２ を溶媒に溶かした液体、上記Ｚｒ（ｄｍｈｄ） _４ を溶媒に溶かした液体、上記Ｔｉ（ｉ−ＰｒＯ） _２ （ｔｈｄ） _２ を溶媒に溶かした液体を所定の流量で上記気化システムに供給することで、上記基板上に初期層を成膜した後、上記Ｐｂ（ｔｈｄ） _２ を溶媒に溶かした液体の流量を上記初期層の成膜時の流量よりも少なくして、上記初期層の上にバルク層を成膜することを特徴とする。

上記したような配合割合の成膜ガスを用いて初期層及びバルク層からなるＰＺＴ薄膜を製造することにより、結晶化が促進された薄膜であって、電気特性の優れた薄膜、例えば、低いリーク電流密度、高い分極反転電荷密度を有し、また、その電荷密度の低電圧での立ち上がりが良好である薄膜を得ることができる。例えば、２Ｖ印加で１．０Ｅ−３Ａ／ｃｍ^２以下、好ましくは１．０Ｅ−４／ｃｍ^２以下のリーク電流密度、また、２Ｖ印加で２５μＣ／ｃｍ^２以上、好ましくは３０μＣ／ｃｍ^２以上の分極反転電荷密度を有する薄膜を得ることができる。さらに、ＰＺＴ薄膜の配向方向に基板の配向方向を反映させることができる。

請求項２によれば、上記気化システムから反応室上部のガス導入手段内までの経路の温度を、該原料ガスが基板へ到達する前に析出又は分解を起こすことのない温度に設定して前記初期層及びバルク層を成膜することを特徴とする。
原料ガス組成に応じて経路等の温度を適宜設定することにより、パーティクルの発生が防止され、所望の電気特性を有する薄膜を製造できる。

請求項３によれば、上記バルク層を成膜した後、上記バルク層の成膜温度以下の温度で結晶化アニール処理を行うことを特徴とする。

上記した温度範囲で結晶化アニール処理することにより、結晶化が促進された薄膜であって、電気特性の優れた薄膜、例えば、低いリーク電流密度や高い分極反転電荷密度を有する薄膜を得ることができる。

請求項４によれば、上記結晶化アニール処理の後に、上記バルク層の上に上部電極を成膜し、上記上部電極の成膜時のダメージを回復させる回復アニール処理を、上記結晶化アニール処理と同じ条件で行うことを特徴とする。この回復アニール処理により、上部電極成膜時の下地膜へのダメージが回復される。

請求項５によれば、上記初期層の厚さが上記バルク層の厚さよりも薄いことを特徴とする。これにより、電気特性の優れた薄膜を得ることができる。
請求項６によれば、上記初期層の厚さが上記バルク層の厚さの２０分の１以下であることを特徴とする。
請求項７によれば、上記初期層の厚さが２ｎｍ以上２０ｎｍ以下であることを特徴とする。
初期層の厚さを上記したような厚さにすることにより、低いリーク電流密度、高い分極反転電荷密度を有する薄膜を製造できる。

請求項８によれば、上記溶媒がシクロヘキサンであることを特徴とする。

請求項９によれば、上記基板がＩｒ電極付きＳｉＯ_２／Ｓｉ基板であることを特徴とする。

本発明によれば、所定の配合割合の原料ガスを有する成膜ガスを用いて、成膜初期の組成ずれを補正し、膜厚方向に組成を制御することにより、また、成膜後に所定の条件でアニール処理を行うことにより、結晶化が促進された薄膜であって、電気特性の優れた薄膜、例えば、低いリーク電流密度、高い分極反転電荷密度を有し、その電荷密度の低電圧での立ち上がりが良好である薄膜を得ることができるという効果が達成される。

以下、本発明に係わる薄膜製造方法を実施するための装置の一例として、図１に示すＣＶＤ薄膜製造装置の概略の配置・構成図を参照して説明する。

図１に示すＣＶＤ薄膜製造装置は、真空排気システム１に圧力調整バルブ１ａを介して接続された反応室２と、反応室の上部に設けられたガス導入手段としてのシャワープレート３に所定の長さの成膜ガス配管４により接続されたガス混合器５と、この混合器５に原料ガス配管６により接続された気化システムである気化器７とを有している。

気化器７から反応室２までのガス配管・各種バルブ・混合器等を含む装置構成物には気化した原料ガスが液化／析出／成膜しない温度に保つために、ヒータ等の加熱手段や熱交換器が設けられている。気化器７と混合器５との間の配管６にはバルブＶ１が、また、気化器７と排気システム１との間の配管８にはバルブＶ２が設けられ、これにより気化器７、混合器５、排気システム１を遮断できるように構成されている。これは、気化器７、混合器５及び排気システム１の構成要素の各々のメンテナンスサイクルが異なるため、大気開放により成膜に悪影響を及ぼす水分等の物質がこれら構成要素に付着するのを避けることが目的である。１つの構成要素を大気開放してメンテナンスしている場合に、他の２つの構成要素をも大気開放することなく、真空を保持しうるように構成されている。

以下、上記各構成要素について詳細に説明する。
反応室２には、成膜対象物である基板Ｓを載置するための、基板加熱手段を有する基板ステージ２−１が配設されており、この加熱された基板上にシャワープレート３から成膜ガスが導入される。基板Ｓとの反応に使用されなかった余剰の成膜ガスや、基板との反応により生じた成膜ガスとの副生成物ガスや、反応物ガスが排気システム１により排気される。シャワープレート３は適度に加熱され、導入ガスが液化／析出／成膜しない温度に保たれている。

この反応室２の上部に設けられたシャワープレート３には、成膜ガス中に存在するパーティクルを捕獲するためのフィルターとしてのパーティクル捕獲器が配設されていてもよい。このパーティクル捕獲器は、シャワープレートのシャワーホール直前に設けられていても良く、反応に必要な特定の気化した原料元素を付着・捕獲しない温度に適切に調整されていることが望ましい。

上記排気システム１と反応室２との間に設けられた圧力調整バルブ１ａにより、様々な成膜圧力条件に容易に対応することが出来る。

混合器５は、バルブＶ１が設けられている配管６により気化器７に接続されると共に、バルブ、熱交換器、マスフローコントローラ（図示せず）を介してそれぞれ二つのガス源（例えば、酸素などの酸化ガス源：窒素などの不活性ガスである希釈ガス源）にも連結されている。混合器５内で均一に混合されて得られた成膜ガスは、配管４を経てシャワープレート３を介して反応室２へ導入され、室内において層流になることなく基板ステージ２−１上に載置された成膜対象物表面に供給される。

混合器５では、酸化ガス源から供給される適度に加熱された酸化ガスと、気化器７により生じ、液化／析出／成膜しない温度に保たれた配管６を経て送られる原料ガスとが導入・混合され、成膜ガス（酸化ガス＋原料ガス）が得られる。この原料ガスは、１種類の又は複数の種類のガスが混じったガスである。かくして得られた成膜ガスは、配管４を経て反応室２内に導入される。

この配管４及び６はＶＣＲ継手で接続されていてもよく、一部の配管各継手のＶＣＲガスケットは、ただのリングではなく穴のところがパーティクル捕獲器となっているＶＣＲ型パーティクル捕獲器であっても良い。このＶＣＲ型パーティクル捕獲器のある継手部は、原料ガスが液化／析出しない温度よりも高く設定・保持され、かつ、反応に必要な特定の気化した原料元素を付着・捕獲しないようにすることが望ましい。

ガス混合器５とシャワープレート３との間の成膜ガス配管４には、成膜ガスの切替えを行うバルブが混合器５の２次側に設けてあってもよい。このバルブの下流側は、反応室２に接続されている。成膜時は、このバルブを開け、成膜終了後にこのバルブを閉じる。

気化器７には、原料供給部７ａと気化部（図示せず）とが接続されている。この気化器は、加圧ガス（例えば、Ｈｅガス等の不活性ガス）により液体・固体原料を有機溶媒に溶解した原料液Ａ、Ｂ、Ｃを加圧・搬送し、圧送された原料液のそれぞれの流量を各液体流量制御器で制御して、キャリアガスにより気化部に運ぶように構成されている。

気化部は、流量の制御された原料液を効率よく気化させ、気化して得られた原料ガスを混合器５へ供給することができるように構成されている。この気化部では、液体原料が１種の場合は単液を、液体原料が複数の場合は複数の原料液を混合して気化させることができる。原料液を気化させる際は、原料液の液滴を気化させるだけでなく、液滴にガスを当てたり、物理的な振動を与えたり又は超音波を当てたりして、気化部の壁面に設けたノズルを介して更に細かい液粒として気化部内に導入して気化させ、気化効率を上げることが好ましい。気化部の内部には、液滴又は液粒が、効率良く気化すべき箇所で極力気化することができるように、かつ、各種パーティクル捕獲器による液粒気化負荷の軽減のために、Ａｌ等の熱伝導の良い材料で作製された気化部材が配置されることが好ましい。

また、気化部の内部には、原料液が気化する際に発生する残渣を元とするパーティクルを気化部外に出さないようにするために、また、少量流れ来る液滴が気化器外に真空により吸い込まれることなく気化できるようにするために、パーティクル捕獲器を設けてもよい。この気化部材とパーティクル捕獲器においては、これらに接触した液滴、細かい液粒が確実に気化できるように、かつ、反応に必要な特定の気化した原料元素を付着・捕獲しないように、適切な温度に気化条件が保たれていることが望ましい。

なお、この気化器７は、原料溶解用の溶媒Ｄを有し、その流量を流量制御器で制御して気化部へ導入して気化部で気化させ、この溶媒ガスを作ることが可能なように構成されていてもよい。この溶媒ガスを用いて装置内部をクリーニングできる。

上記したように、本発明で用いる薄膜製造装置は、好ましくは円筒形状の反応室２を有しており、この反応室の内部には、シリコンウェハー等の基板が載置される円筒形状の基板ステージ２−１が設けられている。この基板ステージには、基板を加熱するための加熱手段が組み込まれている。また、反応室２は、基板ステージ２−１を反応室の成膜位置と反応室下方の基板搬送位置との間で昇降自在に構成するための手段を備えていてもよい。反応室２上側の中央部には、基板ステージ２−１に対向してシャワープレート３が設けられ、パーティクルの除去された成膜ガスがシャワープレート３から基板の中央部に向かって噴出されるように構成されている。

ところで、ＭＯＣＶＤ法等のＣＶＤ法により基板上に薄膜を製造する場合、原料ガスがある温度以下に低下すると、原料ガスがパーティクルとして析出し、反応室内での成膜ダストの原因ともなる。そのため、酸化ガス用配管にガス温度調節手段である熱交換器を設けたり、また、原料ガスの析出を防止するために反応室２の外壁や基板ステージ２−１にヒータ等の加熱手段を設けてある。

本発明の薄膜製造方法を実施する際の成膜温度は、特に制限される訳ではなく、ＭＯＣＶＤ法等のＣＶＤ法における既知の成膜温度であればよい。例えば、５５０℃程度以下、好ましくは４５０〜５５０℃程度の成膜温度であればよい。本発明では、２層以上の層からなる薄膜を製造し、また、所定の温度で結晶化アニール処理を行うことにより所期の目的を達成しているため、これよりさらに低い成膜温度によるプロセスでも実施できる。

また、本発明におけるこの結晶化アニール処理は、成膜温度以下の温度で実施すればよい。例えば、成膜温度が５３０℃の場合、成膜温度より１１０℃低い温度、好ましくは８０℃低い温度、さらに好ましくは５０℃低い温度から成膜温度付近までの間の温度で結晶化アニール処理を実施すれば、満足すべき結晶化が得られると共に、所望の電気特性を有する薄膜が得られる。

上記した図１に示す薄膜製造装置を用いれば、原料源としてＰｔ、Ｉｒ、Ｒｕ等を含む有機金属化合物を用いたキャパシタ用電極膜、例えば、液体原料としてＰｂ(ＤＰＭ)_２、Ｚｒ(ＤＭＨＤ)_４、Ｔｉ(ｉ−ＰｒＯ)_２(ＤＰＭ)_２などを用いて強誘電体膜ＰＺＴのＣＶＤ成膜や、このＰＺＴにＬａ、Ｓｒ、Ｃａ、Ａｌ等の添加元素を加えたＣＶＤ成膜や、液体原料としてＢａ(ＤＰＭ)_２、Ｓｒ(ＤＰＭ)_２、Ｔｉ(ｉ−ＰｒＯ)_２(ＤＰＭ)_２などを用いて高誘電率誘電体膜ＢＳＴのＣＶＤ成膜を行うことができると共に、Ｃｕ、Ａｌ等のメタル配線用途を主とした薄膜や、ＴｉＮ、ＴａＮ、ＺｒＮ、ＶＮ、ＮｂＮ、Ａｌ_２Ｏ_３等のバリア用途を主とした薄膜や、その他にＳＢＴ、ＳＴＯ等の誘電体薄膜及びこの誘電体にＬａ、Ｓｒ、Ｃａ、Ａｌ等の添加元素を加えた膜をＣＶＤ法により製造することができる。

以下の実施例において、図１に示す薄膜製造装置を用いて、ＭＯＣＶＤ法によりＰＺＴ強誘電体薄膜を製造し、得られた薄膜の電気特性に対するパラメータの影響について説明する。

本実施例では、得られた強誘電体ＰＺＴ薄膜の電気特性に対する結晶化アニール処理温度の依存性について説明する。

ＰＺＴの原料ガスと反応ガスである酸素ガス(Ｏ_２)との混合ガスを用いて成膜する際に、原料、溶媒、反応ガス、キャリアガス、基板、基板温度、成膜時間、反応室圧力等の条件を以下の通りにして実施した。

(原料) (濃度) （設定流量）
Pb(thd)₂/CHX 0.3mol/L 0.28mL/min
Zr(dmhd)₄/CHX 0.3mol/L 0.13mL/min
Ti(i-PrO)₂(thd)₂/CHX 0.3mol/L 0.20mL/min

溶媒:CHX(シクロヘキサン)
反応ガス(O₂)流量：3500sccm
気化器キャリアガス(N₂)：300sccm
基板：(111)面方位に配向したＩｒ電極付きＳｉＯ_２／Ｓｉ(８インチ)基板
基板温度：５３０℃
成膜時間：５２５ｓｅｃ
反応室圧力：６６７Ｐａ

成膜圧力は、圧力調整バルブや不活性ガスや反応ガス等により常に６６７Ｐａ程度に調圧した。反応室に反応ガス１２５０ｓｃｃｍを予め流し、ＡＰＣで圧力を上記圧力に調圧した。反応室、気化器、各配管の温度は、２２０℃を維持した。基板（ウェハ）は、これを載置する基板ステージの加熱により５３０℃に維持した。

図１に示す装置を用いて、以下のようにしてＰＺＴ薄膜を形成した。
まず、反応室２内へ基板Ｓを載置し、上記原料をそれぞれ、シクロヘキサン(ＣＨＸ)０．３ｍｏｌ／Ｌに溶かした原料液の入った容器Ａ、Ｂ及びＣとこの溶媒の入った容器Ｄとを用意し、これらをヘリウムにより加圧し、キャリアガスである窒素と共に気化器７まで輸送し、気化した。気化して得られた原料ガスをガス混合器５内で反応ガスである酸素と希釈ガスである窒素と混合し、この混合ガスを３／８インチのステンレス製配管４を経てシャワープレート３を介して反応室２内へ導入した。導入した混合ガスを、反応室内で５３０℃に加熱された基板上に輸送してＰＺＴ薄膜を堆積せしめた。反応室２内のガスを排気システム１により排気し、反応室内圧力を圧力調整器により６６７Ｐａの一定に調整した。なお、基板ステージ表面以外の気化器等の気化システムから排気システムまでの経路は、オイル循環システムやブロックヒーター等で原料の析出（再結晶）や分解（成膜）が起こらない温度（２２０℃）にコントロールした。

上記のようにして成膜した試料を、次いで、結晶化アニール処理、上部電極(ＴＥＬ)成膜、その後の回復アニール処理（結晶化アニール処理と同じ温度で行った）を施した。この場合、アニール処理温度を５３０℃、５００℃、４２０℃、３５０℃に設定して行った。かくして得られた各ＰＺＴ薄膜について、Ｘ線回折(ＸＲＤ)分析を行った。比較としてアニール処理を行わなかった試料についてもＸＲＤ分析を行った。得られたＸＲＤスペクトルから、アニール処理温度を３５０℃から５３０℃へと上げるにつれてＰＺＴ薄膜の結晶化が促進されていることが分かる。４２０℃を超えると異相(Ｐｙｒｏ)は観察されず、５００℃と５３０℃ではほぼ同じ結晶化を示した。

上記で得られた各ＰＺＴ薄膜を用いたＰＺＴキャパシタに２Ｖの電圧を印加した時のリーク電流密度を測定した。図２に、リーク電流密度(Ａ／ｃｍ^２)の結晶化アニール処理温度依存性を示す。図２から明らかなように、結晶化アニール温度を３５０℃から４２０℃、５００℃と上げるにつれてリーク電流密度が低くなり、その後成膜温度付近まで若干上昇することが分かる。アニール処理温度４２０℃から５３０℃付近までの範囲で、リーク電流密度は１．０Ｅ−３Ａ／ｃｍ^２以下であった。

また、上記で得られた各ＰＺＴ薄膜を用いたＰＺＴキャパシタに０Ｖから４．０Ｖまでの電圧を印加した時の分極反転電荷密度[ＱＴＶ特性](Ｑｓｗ(μＣ／ｃｍ^２))を測定した。図３に、このＱｓｗの結晶化アニール処理温度依存性を示す。図中、ａ：ＦＡ５３０Ｃ、ｂ：ＦＡ５００Ｃ、ｃ：ＦＡ４２０Ｃ、及びＦＡ３５０Ｃは、それぞれ、アニール処理温度５３０℃、５００℃、４２０℃、及び３５０℃の場合を示す。図３から明らかなように、結晶化アニール処理温度を高くしていくにつれて強誘電体キャパシタの特性であるＱｓｗが大きくなり、５００℃と５３０℃ではほぼ同じであることが分かる。アニール処理温度４２０℃から５３０℃付近までの範囲で、分極反転電荷密度は、２Ｖ印加で１８μＣ／ｃｍ^２以上であった。

上記したＸＲＤ分析、リーク電流密度(図２)、及びＱＴＶ特性(図３)の結果から、結晶化アニール処理温度を成膜温度よりも低い温度範囲に設定した時、例えば、成膜温度５３０℃の場合に４２０℃から５３０℃付近までの温度に設定した時、ＰＺＴ薄膜は結晶化し、優れた電気特性を有することが明らかである。

本実施例では、目的とする薄膜の製造において、初期層とそれに続くバルク層とに分け、初期層の成膜に際しては、０．３Ｍ−Ｐｂ(ｔｈｄ)_２原料の流量を０．２７〜０．２９ｍｌ／ｍｉｎの間で変化させて成膜し、バルク層の成膜に際しては、この原料の流量を０．２７ｍｌ／ｍｉｎと一定にして成膜し、ＰＺＴ薄膜の電気特性に及ぼす成膜条件（各層における原料ガス流量割合変動）の依存性を検討した。

（表１）

上記成膜条件に従って、基板（５３０℃）上にＰＺＴ薄膜の初期層及びバルク層を成膜した。いずれの試料の場合も、成膜後に５００℃で結晶化アニール処理を施した。アニール処理後の薄膜について、ＸＲＤによる結晶構造の解析後、上部電極を成膜した。次いで、５００℃で回復アニール処理を施して、下地膜へのダメージを回復せしめた。かくして得られたＰＺＴ薄膜について、ＸＲＤスペクトル、リーク電流密度及び分極反転電荷密度を実施例１と同様にして測定した。

図４に、結晶化に対する成膜条件(Ｐｂ原料の流量)依存性を検討するためのＸＲＤスペクトルを示す。図４中、スペクトル＃１、＃２及び＃３はそれぞれ、表１中の試料番号に対応する。図４から明らかなように、異相は観察されず、全ての試料でＰＺＴ単相が得られていることが分かる。また、ＰＺＴ薄膜の配向については、初期層のＰｂ原料流量が多いほど基板の配向を反映した(１１１)方向へ結晶成長していることが分かる。

なお、＃２の試料について、アニール処理温度を実施例１と同様に変動させて得られた薄膜について、同様にしてＸＲＤスペクトルを測定したところ、実施例１の場合と同様に、アニール処理温度を高くするにつれて結晶化が促進され、同様の結晶化傾向が得られた。

次に、図５に、上記で得られた各ＰＺＴ薄膜を用いたＰＺＴキャパシタに２Ｖの電圧を印加した時のリーク電流密度に対する成膜条件の依存性、すなわちリーク電流密度の初期層Ｐｂ原料流量依存性を示す。図５から明らかなように、リーク電流密度は、初期層のＰｂ原料流量が低い試料ほど低いことが分かる。いずれの試料も、１．０Ｅ−４Ａ／ｃｍ^２以下であり、目的とするリーク電流密度を満足した。

また、図６に、上記で得られた各ＰＺＴ薄膜を用いたＰＺＴキャパシタに０Ｖから４．０Ｖまでの電圧を印加した時の、各印加電圧における強誘電体キャパシタのＱＴＶ特性について、成膜条件依存性を示す。図６から明らかなように、Ｑｓｗは初期層成膜時のＰｂ原料流量に大きく依存し、初期層成膜時のＰｂ原料流量が大きい試料ほどＱｓｗは大きく、また、低電圧でのＱｓｗの立ち上がりが良好になっていることが分かる。

上記の結果から、適当な電気特性を有する単相ＰＺＴ薄膜が得られる原料流量を求め、基板の配向を引きずったＰＺＴ薄膜であって、強誘電体キャパシタとして利用できる良好なＱＴＶ特性を有する薄膜を得るためには、初期層のＰｂ原料流量をバルク層のＰｂ原料流量と同量以上、好ましくはその流量以上にする必要があること、また、所定のアニール処理を実施する必要があることが分かる。

本実施例では、目的とするＰＺＴ薄膜を初期層とそれに続くバルク層とに分け、それぞれの層の成膜に際し、全成膜時間を一定にして初期層とバルク層との成膜時間（すなわち、膜厚）を変化させて成膜し、ＰＺＴ薄膜の電気特性に対する成膜時間の依存性を検討した。この成膜条件を表２に示す。この場合、初期層とバルク層とでＰｂ原料流量が多少異なっているが、成膜速度はほぼ一定とみなせるので、膜厚は成膜時間に比例するものとみなせる。

（表２）

上記成膜条件に従って、基板上にＰＺＴ薄膜の初期層及びバルク層を成膜した。いずれの試料の場合も、成膜後に５００℃で結晶化アニール処理を施した。アニール処理後の薄膜上に上部電極を成膜し、次いで、５００℃で回復アニール処理を施して、下地膜へのダメージを回復せしめた。かくして得られたＰＺＴ薄膜について、リーク電流密度及び分極反転電荷密度を実施例１と同様にして測定した。

図７に、上記で得られた各ＰＺＴ薄膜を用いたＰＺＴキャパシタに２Ｖの電圧を印加した時のリーク電流密度に対する初期層成膜時間（ｓｅｃ）の依存性を示す。図７から明らかなように、リーク電流密度は、初期層の成膜時間が短い領域では低く、特に変化はないが、初期層の成膜時間が５０秒（膜厚は約１０ｎｍ）を超えるとリーク電流密度は上昇し、１００ｓｅｃ程度でほぼ１.０Ｅ−０４Ａ／ｃｍ^２程度のリーク電流密度となっていることが分かる。

また、図８に、上記で得られた各ＰＺＴ薄膜を用いたＰＺＴキャパシタに０Ｖから４．０Ｖまでの電圧を印加した時の、各印加電圧における強誘電体キャパシタのＱＴＶ特性に対する成膜条件依存性を示す。図８中、＃１、＃２、＃３及び＃４はそれぞれ、表２中の試料番号に対応する。図８から明らかなように、Ｑｓｗは、初期層の成膜時間を長くしていくと、その値は上昇し、低電圧での立ち上がりが良好になっていることが分かる。Ｑｓｗは、２Ｖ印加で２５μＣ／ｃｍ^２以上であった。

上記の結果から、強誘電体キャパシタとして利用できるＰＺＴ薄膜を得るには、初期層の成膜時間を最適な範囲に調整することが望ましい。成膜時間を１００ｓｅｃ以下（膜厚２０ｎｍ以下）、好ましくは５０ｓｅｃ以下（膜厚１０ｎｍ以下）にすれば、Ｑｓｗが２Ｖ印加で２５μＣ／ｃｍ^２以上、好ましくは３０μＣ／ｃｍ^２以上である薄膜を得ることができる。従って、初期層の膜厚としては、２ｎｍ〜２０ｎｍ、好ましくは２ｎｍ〜１０ｎｍであれば、上記したような所望の電気特性を有する薄膜を得ることができるが、その範囲を外れるとリーク電流が高く、分極反転電荷密度が低い薄膜しか得られない。

なお、初期層の厚さを２番目の層の厚さよりも薄く、好ましくは１０分の１以下、さらに好ましくは２０分の１以下にすることにより、所望の電気特性を有する薄膜を得ることができるが、その範囲を外れるとリーク電流が高く、分極反転電荷密度が低い薄膜しか得られない。

本発明によれば、成膜初期の組成ずれを補正して膜厚方向に組成を制御することにより、また、成膜後に所定の条件でアニール処理を行うことにより、優れた電気特性を有する薄膜を製造することができるので、本発明は、半導体素子の高集積化、高性能化の進む半導体産業におけるＣＶＤ法による成膜プロセスに有効に適用できる。

本発明に係わる薄膜製造方法を実施するための装置の一構成例を示す概略構成図。 実施例１で得られたＰＺＴ薄膜からなるキャパシタについて、リーク電流密度の結晶化アニール温度依存性を示すグラフ。 実施例１で得られたＰＺＴ薄膜からなるキャパシタについて、各印加電圧における分極反転電荷密度[ＱＴＶ特性](Ｑｓｗ(μＣ／ｃｍ^２))の結晶化アニール温度依存性を示すグラフ。 実施例２で得られたＰＺＴ薄膜について、成膜条件依存性を示すＸＲＤスペクトル。 実施例２で得られたＰＺＴ薄膜について、リーク電流密度の初期層Ｐｂ原料流量依存性を示すグラフ。 実施例２で得られたＰＺＴ薄膜について、各印加電圧における分極反転電荷密度[ＱＴＶ特性](Ｑｓｗ(μＣ／ｃｍ^２))の初期層のＰｂ原料流量依存性を示すグラフ。 実施例３で得られたＰＺＴ薄膜について、強誘電体キャパシタのリーク電流密度に対する初期層成膜時間依存性を示すグラフ。 実施例３で得られたＰＺＴ薄膜について、強誘電体キャパシタのＱｓｗに対する初期層成膜時間依存性を示すグラフ。

符号の説明

１ 真空排気システム １ａ 圧力調整バルブ
２ 反応室 ２−１ 基板ステージ
３ シャワープレート ４ 成膜ガス配管
５ ガス混合器 ６ 原料ガス配管
７ 気化システム ７ａ 原料供給部
８ 配管 Ｓ 基板

Claims (9)

1. Ｐｂ（ｔｈｄ） _２ 、Ｚｒ（ｄｍｈｄ） _４ 及びＴｉ（ｉ−ＰｒＯ） _２ （ｔｈｄ） _２ を溶媒に溶かした液体を気化システムを用いて気化した原料ガスと反応ガスとを含む成膜ガスをガス導入手段を介して反応室内に導入し、原料ガスの分解温度以上に加熱された基板上にＰＺＴ薄膜を成膜する薄膜製造方法において、
   前記Ｐｂ（ｔｈｄ） _２ を溶媒に溶かした液体、前記Ｚｒ（ｄｍｈｄ） _４ を溶媒に溶かした液体、前記Ｔｉ（ｉ−ＰｒＯ） _２ （ｔｈｄ） _２ を溶媒に溶かした液体を所定の流量で前記気化システムに供給することで、前記基板上に初期層を成膜した後、
   前記Ｐｂ（ｔｈｄ） _２ を溶媒に溶かした液体の流量を前記初期層の成膜時の流量よりも少なくして、前記初期層の上にバルク層を成膜することを特徴とする薄膜製造方法。
2. 前記気化システムから反応室上部のガス導入手段内までの経路の温度を、該原料ガスが基板へ到達する前に析出又は分解を起こすことのない温度に設定して前記初期層及びバルク層を成膜することを特徴とする請求項１記載の薄膜製造方法。
3. 前記バルク層を成膜した後、前記バルク層の成膜温度以下の温度で結晶化アニール処理を行うことを特徴とする請求項１又は２記載の薄膜製造方法。
4. 前記結晶化アニール処理の後に、前記バルク層の上に上部電極を成膜し、
   前記上部電極の成膜時のダメージを回復させる回復アニール処理を、前記結晶化アニール処理と同じ条件で行うことを特徴とする請求項３記載の薄膜製造方法。
5. 前記初期層の厚さが前記バルク層の厚さよりも薄いことを特徴とする請求項１乃至４のいずれか１項記載の薄膜製造方法。
6. 前記初期層の厚さが前記バルク層の厚さの１０分の１以下であることを特徴とする請求項５記載の薄膜製造方法。
7. 前記初期層の厚さが２ｎｍ以上２０ｎｍ以下であることを特徴とする請求項１乃至６のいずれか１項記載の薄膜製造方法。
8. 前記溶媒がシクロヘキサンであることを特徴とする請求項１乃至７のいずれか１項記載の薄膜製造方法。
9. 前記基板がＩｒ電極付きＳｉＯ_２／Ｓｉ基板であることを特徴とする請求項１乃至８のいずれか１項記載の薄膜製造方法。

Images