JP4531935B2 - 半導体メモリ素子のキャパシタ形成方法 - Google Patents

半導体メモリ素子のキャパシタ形成方法 Download PDF

Info

Publication number
JP4531935B2
JP4531935B2 JP2000199527A JP2000199527A JP4531935B2 JP 4531935 B2 JP4531935 B2 JP 4531935B2 JP 2000199527 A JP2000199527 A JP 2000199527A JP 2000199527 A JP2000199527 A JP 2000199527A JP 4531935 B2 JP4531935 B2 JP 4531935B2
Authority
JP
Japan
Prior art keywords
memory device
lower electrode
forming
semiconductor memory
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000199527A
Other languages
English (en)
Other versions
JP2001144271A (ja
Inventor
起 正 李
光 チョル 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001144271A publication Critical patent/JP2001144271A/ja
Application granted granted Critical
Publication of JP4531935B2 publication Critical patent/JP4531935B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明が属する技術分野】
本発明は半導体メモリ素子のキャパシタ形成方法に関し、詳しくは、ＴａＯＮ膜を誘電体膜として用いる半導体メモリ素子のキャパシタ形成方法に関する。
【０００２】
【従来の技術】
最近、半導体製造技術の発達に伴い、メモリ素子の需要が急増しつつある。これにより、メモリ素子は狭い面積に対する高いキャパシタンスが要求される。この様なキャパシタの静電容量（ｃａｐａｃｉｔａｎｃｅ）は、下部電極の表面積を拡大すること、及び高誘電率を持つ絶縁体を用いることにより増大する。従来のキャパシタはＮＯ（ｎｉｔｒｉｄｅ−ｏｘｉｄｅ）膜よりも高誘電率のタンタル酸化膜（Ｔａ２Ｏ５）が誘電体として用いられることにより、下部電極の構造が３次的に形成される。
【０００３】
図１は従来の半導体メモリ素子のキャパシタを示す断面図である。同図に示すように、下部にゲート絶縁膜１２を含むゲート電極１３は、フィールド酸化膜１１が所定部分に形成された半導体基板１０上に公知の方式によって形成される。接合領域１４はゲート電極１３の両側の半導体基板１０に形成されてＭＯＳトランジスタが形成される。第１層間絶縁膜１６及び第２層間絶縁膜１８は、ＭＯＳトランジスタの形成された半導体基板１０上に形成される。
ストレージノードコンタクトホールｈは、接合領域１４が露出するように、第１及び第２層間絶縁膜１６、１８内に形成される。シリンダー形態の下部電極２０が公知の方式により、露出した接合領域１４とコンタクトされるように、ストレージノードコンタクトホールｈ内に形成される。ＨＳＧ（Ｈｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）膜２１は、下部電極２０の表面積を一層増大させる為に、下部電極２０の表面に形成される。タンタル酸化膜２３はＨＳＧ膜２１表面に形成される。このとき、タンタル酸化膜２３は後工程にて形成される。
まず、タンタル酸化膜２３の形成前に、ＨＳＧ膜２１表面を洗浄後、ｅｘ−ｓｉｔｕ方式にてＲＴＮ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｎｉｔｒｉｄａｔｉｏｎ）工程を行う。ＲＴＮ工程にてＨＳＧ膜２１表面にシリコン窒化膜２２が形成される。続いて、４００乃至４５０℃の温度で５３乃至５７Å厚さで第１タンタル酸化膜が形成される。その後、低温でアニーリング工程を行った後、第１タンタル酸化膜と同じ工程及び同じ厚さで第２タンタル酸化膜が形成される。次いで、連続的に低温及び高温でアニーリング工程を行い、単一のタンタル酸化膜２３が形成される。上部電極２４はタンタル酸化膜２３及び第２層間絶縁膜１８上に蒸着され、キャパシタが完成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、タンタル酸化膜を誘電体とする従来のキャパシタは、次のような問題点がある。
まず、一般的なタンタル酸化膜は、不安定な化学量論比（ｓｔｏｉｃｈｉｍｅｔｒｙ）を持つため、ＴａとＯの造成比に差が発生する。このため、置換型Ｔａ原子、すなわち空孔原子（ｖａｃａｎｃｙ ａｔｏｍ）が薄膜内に発生する。この空孔原子は、酸素空孔（ｏｘｙｇｅｎ ｖａｃａｎｃｙ）であるから、リーク電流の原因になる。空孔原子の量はタンタル酸化膜を構成する構成要素の含有量と結合程度によって調節できるが、完全には除去し難い。
【０００５】
現在は、タンタル酸化膜の不安定な化学量論比を安定化させる目的で、タンタル酸化膜内の置換型Ｔａ原子を除去する為に、タンタル酸化膜を酸化させる。しかし、リーク電流の防止の為にタンタル酸化膜を酸化させると、次の様な問題点がある。すなわち、タンタル酸化膜はポリシリコンまたはＴｉＮ等で形成される上部及び下部電極と酸化反応性が大きい。よって、置換型Ｔａ原子を酸化させるための酸化工程時、タンタル酸化膜と上部電極または下部電極との反応により、界面に低誘電率を持つ酸化膜が発生し、タンタル酸化膜と下部電極の界面に酸素が移動されて界面の均一性が低下する。
【０００６】
また、前駆体（ｐｒｅｃｕｓｏｒ）として用いられるＴａ（ＯＣ２Ｈ５）５の有機物とＯ２（またはＮ２Ｏ）ガスとの反応により、炭素原子（Ｃ）、炭素化合物（ＣＨ４、Ｃ２Ｈ４）及びＨ２Ｏの様な不純物がタンタル酸化膜内に発生する。この不純物はキャパシタのリーク電流を増大させ、タンタル酸化膜の誘電特性を低下させるため、大容量のキャパシタを得にくい。
【０００７】
さらに、誘電体膜としてタンタル酸化膜を用いる方法は、タンタル酸化膜の形成前に洗浄工程を行ってから、別のｅｘ−ｓｉｔｕ工程を行う必要があることや、タンタル酸化膜を２段階に蒸着する必要があること、さらに、タンタル酸化膜を形成後、低温及び高温で２回に渡って熱処理工程を行う必要がある。このため、工程が複雑になる。
【０００８】
従って、本発明の目的は、リーク電流の発生が少なくて高誘電率を持つ誘電体膜を備えることで、大容量を確保できる半導体素子のキャパシタを提供することにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、本発明は、半導体基板上に下部電極を形成する段階、前記下部電極表面の自然酸化膜の発生を抑制するための表面処理工程を行う段階、前記表面処理した下部電極上にＴａ化学蒸気、Ｏ２ガス及びＮＨ３ガスの反応によってＴａＯＮ膜を形成する段階、前記ＴａＯＮ膜を結晶化させる段階、及び、前記ＴａＯＮ膜上に上部電極を形成する段階を含み、前記ＴａＯＮ膜は、両側壁に互いに対向するインジェクタを備えるＬＰＣＶＤチャンバであって、一側のインジェクタからＴａ化学蒸気及びＯ ２ ガスが噴射され、対向する他側のインジェクタからＮＨ ３ ガスが噴射され、反応ガスをチャンバ中央部に載置されたウェーハ上で向流状態となるように噴射させるＬＰＣＶＤチャンバで形成され、前記ＴａＯＮ膜は３００乃至６００℃及び０．１乃至１０Ｔｏｒｒで形成されることを特徴とする。
【００１０】
また、本発明は、半導体基板上に下部電極を形成する段階、前記下部電極表面の自然酸化膜の発生を抑制するための表面処理工程を行う段階、前記表面処理した下部電極上にＴａ化学蒸気、Ｏ２ガス及びＮＨ３ガスの反応によってＴａＯＮ膜を形成する段階、前記ＴａＯＮ膜を結晶化させる段階、及び、前記ＴａＯＮ膜上に上部電極を形成する段階を含み、前記ＴａＯＮ膜は、両側下端に一対のインジェクタを備えるＬＰＣＶＤチャンバであって、一方のインジェクタからＴａ化学蒸気及びＯ ２ ガスが噴射され、他方のインジェクタからＮＨ ３ ガスが噴射され、反応ガスをチャンバ中央部に載置されたウェーハ上で放射線状となるように噴射させるＬＰＣＶＤチャンバで形成され、前記ＴａＯＮ膜は３００乃至６００℃及び０．１乃至１０Ｔｏｒｒで形成されることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の好適実施例を詳細に説明する。
（実施例１）
図２を参照して、フィールド酸化膜３１は、公知の方式にて所定の導電性を持つ半導体基板３０の所定部分に形成される。底部にゲート絶縁膜３２を含むゲート電極３３が半導体基板３０上の所定部分に形成され、スペーサ３４はゲート電極３３の両側壁に公知の方式にて形成される。
接合領域３５は、ゲート電極３３の両側の半導体基板３０に形成されてＭＯＳトランジスタが形成される。第１層間絶縁膜３６及び第２層間絶縁膜３８はＭＯＳトランジスタの形成された半導体基板３０に形成される。その後、接合領域３５の何れかが露出するように第２及び第１層間絶縁膜３８、３６がパターニングされ、ストリージノードコンタクトホールＨが形成される。
露出した接合領域３５とコンタクトされるようにシリンダー形態またはスタック形態で下部電極４０が形成される。ＨＳＧ膜４１は下部電極４０の表面積を増大させる為に、公知の方法にて下部電極４０の表面に形成される。その後、ＨＳＧ膜４１の表面すなわちＨＳＧ膜４１を含む下部電極４０と以後形成される誘電体膜（不図示）との間の界面に、低誘電自然酸化膜の発生を阻止する為に、下部電極４０及び第２層間絶縁膜３８の表面がＨＦ蒸気（ＨＦ ｖａｐｏｒ）、ＨＦ溶液（ｓｏｌｕｔｉｏｎ）またはＨＦを含む化合物によって洗浄処理されることができる。
この様な洗浄処理は、下部電極の形成工程とｉｎ−ｓｉｔｕまたはｅｘ−ｓｉｔｕにて行うことができる。しかも、ＨＦ溶液の洗浄処理の前または後に界面の均一性を一層改善するために、下部電極の表面はＮＨ ４ ＯＨ溶液またはＨ ２ ＳＯ ４ 溶液により界面処理できる。
また、他の方法として、下部電極４０の形成された半導体基板の結果物は、ＦＴＰ（ｆａｓｔ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ）電気炉（ｆｕｒｎａｃｅ）で７００乃至９００℃及びＮＨ３ガス雰囲気で熱処理されて下部電極４０の表面が窒化する。このような下部電極４０表面の窒化処理によって自然酸化膜の発生を抑制できる。また、他の方法として、下部電極の形成工程とｉｎ−ｓｉｔｕにて下部電極４０の形成された結果物は、６００乃至９５０℃の温度及び窒素雰囲気でＲＴＰ（ｒａｐｉｄ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ）を行う事も出来る。
【００１２】
図３を参照して、誘電体として非晶質ＴａＯＮ膜４３が、表面処理された下部電極４０上に５０乃至１５０Åの厚さで形成される。このとき、非晶質ＴａＯＮ膜４３は、ｉｎ−ｓｉｔｕまたはｅｘ−ｓｉｔｕに形成できる。ここで、非晶質ＴａＯＮ膜４３はＬＰＣＶＤチャンバ内で前駆体から得られるＴａ化学蒸気、Ｏ２ガス及びＮＨ３ガスの反応により形成される。非晶質ＴａＯＮ膜４３の蒸着時、膜内のパティクルの発生を最小化するために、チャンバ内の気相反応（ｇａｓ ｐｈａｓｅ ｒｅａｃｔｉｏｎ）は抑制させながら、ウェーハ表面のみで化学反応するようにし、ＬＰＣＶＤチャンバ内の温度は３００乃至６００℃、圧力は０．１乃至１０Ｔｏｒｒで維持させることが望ましい。
ＴａＯＮ膜の形成前、下部電極４０表面がＨＦのみによって洗浄された場合、ＴａＯＮ膜の蒸着時、ＬＰＣＶＤチャンバ内にＮＨ３ガスのみが先に注入され、下部電極４０表面を窒化させた後、残りの反応ガスが注入されて、ＴａＯＮ膜が蒸着される。また、前駆体はタンタルを含む有機金属物質例えばＴａ（ＯＣ２Ｈ５）５（ｔａｎｔａｌｕｍ ｅｔｈｙｌａｔｅ）、Ｔａ（Ｎ（ＣＨ３）２）５（ｐｅｎｔａ−ｄｉｍｅｔｈｙｌ−ａｍｉｎｏ−ｔａｎｔａｌｕｍ）物質が用いられる。
Ｔａ（ＯＣ ２Ｈ５）５、Ｔａ（Ｎ（ＣＨ３）２）５の様な前駆体は、公知のように液状であるため、蒸気状すなわちＴａ化学蒸気に変換した後、ＬＰＣＶＤチャンバ内に供給されるべきである。すなわち、液状の前駆体は、ＭＦＣ（Ｍａｓｓ Ｆｌｏｗ Ｃｏｎｔｒｏｌｌｅｒ）の様な流量調節器を用いて定量化した後、オリフィス（ｏｒｉｆｉｃｅ）またはノズル（ｎｏｚｚｌｅ）を含む蒸発器または蒸発管で蒸発されてＴａ化学蒸気となる。
また、Ｔａ化学蒸気の凝縮が防止されるように蒸発器とＴａ蒸気の流路（ｆｌｏｗ ｐａｔｈ）となる供給管の温度は１５０乃至２００℃で維持することが望ましい。このとき、Ｔａ化学蒸気を作るための前駆体は、５０乃至１５０ｍｇ／ｍｉｎで蒸発器または蒸発管に注入され、Ｏ２ガスはＴａ化学蒸気の量により変化するが、５乃至５００ｓｃｃｍでＬＰＣＶＤチャンバ内に注入され、ＮＨ３ガスは１０乃至１０００ｓｃｃｍでＬＰＣＶＤチャンバ内に注入される。
本実施例のＴａＯＮ膜は、図５に示すように、両側壁に互いに対向するインジェクタを備えるＬＰＣＶＤチャンバ２００内で形成される。ここで、一側のインジェクタ２０２ではＴａ化学蒸気及びＯ ２ ガスが噴射され、対向する他側のインジェクタ２０４ではＮＨ ３ ガスが噴射される。このように、インジェクタ２０２、２０４が相対するように配置されるため、Ｔａ化学蒸気及びＯ ２ ガスとＮＨ ３ ガスはウェーハ表面で互いに向流される。これにより、気相反応をより抑制することができ、ウェーハ表面反応が促進される。ここで、説明しない図面符号２０５は、石英チューブ（ｑｕｒｔｚ ｔｕｂｅ）、２０７は石英チューブ２０５内に載置されるウェーハ、２０９は石英チューブ２０５を加熱する加熱部である。
【００１３】
その後、図４に示すように、非晶質ＴａＯＮ膜４３は、より安定した状態を持つ様に熱処理工程にて結晶化する。このとき、結晶化工程はｉｎ−ｓｉｔｕまたはｅｘ−ｓｉｔｕにてＮ ２ Ｏ、Ｏ２またはＮ ２ 雰囲気及び６００乃至９５０℃の温度を維持するチャンバまたは電気炉で熱処理される。この熱処理により、非晶質ＴａＯＮ膜４３は結晶質ＴａＯＮ膜４３ａに変換されながら、非晶質ＴａＯＮ膜４３内に残留する炭素化合物の様な不純物が全て放出される。その後、導電性バリア４４は結晶化したＴａＯＮ膜４３ａ上に形成され、導電性バリア４４は、ＴｉＮ膜で形成される。上部電極４５はドープトシリコン膜で形成され、導電性バリア４４上に形成される。
【００１４】
（実施例２）
本実施例は、Ｔａ化学蒸気、Ｏ２ガス及びＮＨ３ガスの噴射方法の以外は、実施例１と同様である。
実施例でのＴａＯＮ膜は、図６に示すように、両側下端に一対のインジェクタ３０２、３０４を備えるＬＰＣＶＤチャンバ３００内で形成される。何れかのインジェクタ３０２ではＴａ化学蒸気及びＯ ２ ガスが、残りのインジェクタ３０４ではＮＨ ３ ガスがチャンバ内へ放物線状に噴射される。このようなＬＰＣＶＤチャンバ３００は、注入ガスが放物線状に噴射されるようにドーム状に形成される。このように、インジェクタが一側下端に配列されているので、ＬＰＣＶＤチャンバ構造が簡単となる。尚、説明しない図面符号３０５は、ＬＰＣＶＤチャンバ３００内に載置されるウェーハ、３０７はチャンバ３００を加熱するための加熱ブロックである。ここで、インジェクタ３０２、３０４は一側壁に並設されても同様な効果を果たす。
【００１５】
【発明の効果】
以上、詳細に説明したように、ＴａＯＮ膜は両側壁に互いに対向するインジェクタを備えるＬＰＣＶＤチャンバ内で形成されることにより、反応ガスらが向流されて、気相反応を抑制させ、かつウェーハ表面反応を促進させる。
【００１６】
しかも、ＴａＯＮ膜が一対のインジェクタの両側に具備されたＬＰＣＶＤチャンバ内で形成されることにより、反応ガスらがインジェクタを通してチャンバ内へ放物線状に噴射される。これにより、ＬＰＣＶＤチャンバ構造を単純化させることができ、製造費用が低減される。
【００１７】
また、ＴａＯＮ膜は、２０乃至３０の高誘電率を持ちながら、Ｔａ−Ｏ−Ｎの安定した結合構造を持つ。これにより、ＮＯ膜に比べて誘電特性が優秀で、タンタル酸化膜に比べて安定した化学量論比を持つ。よって、外部から印加される電気的衝撃にも耐えることができ、絶縁破壊電圧が高く、リーク電流が非常に低い。
【００１８】
また、ＴａＯＮ膜内には、タンタル酸化膜のように置換型Ｔａ原子が存在しないため、別の酸化工程が省略可能である。かつ、ＴａＯＮ膜は酸化反応性が非常に低いために、キャパシタの下部電極及び上部電極との酸化反応が殆どない。よって、等価誘電体膜厚を３０Å未満と薄く制御可能である。
【００１９】
また、ＴａＯＮ膜の蒸着後、結晶化工程により、膜内に残留する炭素化合物が全て除去されるので、誘電率が改善され、リーク電流も大きく低減される。
【図面の簡単な説明】
【図１】 従来の半導体素子のキャパシタを示す断面図である。
【図２】 本発明の第１実施例による半導体素子のキャパシタを説明するための断面図である。
【図３】 本発明の第１実施例による半導体素子のキャパシタを説明するための断面図である。
【図４】 本発明の第１実施例による半導体素子のキャパシタを説明するための断面図である。
【図５】 本発明の第１実施例による両側壁に互いに対向するインジェクタを備えるＬＰＣＶＤチャンバの断面図である。
【図６】 本発明の第２実施例による両側下端に一対のインジェクタを備えるＬＰＣＶＤチャンバの断面図である。
【符号の説明】
３０ 半導体基板
３３ ゲート電極
４０ 下部電極
４１ ＨＳＧ膜
４３ 非晶質ＴａＯＮ膜
４３ａ 結晶質ＴａＯＮ膜
４４ 導電性バリア
２００ 両側壁に互いに対向するインジェクタを備えるＬＰＣＶＤチャンバ
２０２、２０４、３０２、３０４ インジェクタ
３００ 両側下端に一対のインジェクタを備えるＬＰＣＶＤチャンバ

Claims (24)

  1. 半導体基板上に下部電極を形成する段階、
    前記下部電極表面の自然酸化膜の発生を抑制するための表面処理工程を行う段階、
    前記表面処理した下部電極上にＴａ化学蒸気、Ｏ２ガス及びＮＨ３ガスの反応によってＴａＯＮ膜を形成する段階、
    前記ＴａＯＮ膜を結晶化させる段階、及び、
    前記ＴａＯＮ膜上に上部電極を形成する段階を含み、
    前記ＴａＯＮ膜は、両側壁に互いに対向するインジェクタを備えるＬＰＣＶＤチャンバであって、一側のインジェクタからＴａ化学蒸気及びＯ ２ ガスが噴射され、対向する他側のインジェクタからＮＨ ３ ガスが噴射され、反応ガスをチャンバ中央部に載置されたウェーハ上で向流状態となるように噴射させるＬＰＣＶＤチャンバで形成され、
    前記ＴａＯＮ膜は３００乃至６００℃及び０．１乃至１０Ｔｏｒｒで形成されることを特徴とする、半導体メモリ素子のキャパシタの形成方法。
  2. 前記Ｔａ化学蒸気は定量化した前駆体を蒸発器または蒸発管で蒸発させて得られることを特徴とする、請求項１記載の半導体メモリ素子のキャパシタの形成方法。
  3. 前記前駆体はＴａ（ＯＣ ２ Ｈ５）５またはＴａ（Ｎ（ＣＨ３）２）５であることを特徴とする、請求項２記載の半導体メモリ素子のキャパシタ形成方法。
  4. 前記前駆体は蒸発器または蒸発管に５０乃至１５０ｍｇ／ｍｉｎで供給されることを特徴とする、請求項３記載の半導体メモリ素子のキャパシタ形成方法。
  5. 前記Ｏ２ガスは５乃至５００ｓｃｃｍでＬＰＣＶＤチャンバ内に注入され、ＮＨ３ガスは１０乃至１０００ｓｃｃｍでＬＰＣＶＤチャンバ内に注入されることを特徴とする、請求項１記載の半導体メモリ素子のキャパシタ形成方法。
  6. 前記下部電極の表面処理工程は、下部電極の表面がＨＦを含む化合物により洗浄されることを特徴とする、請求項１記載の半導体メモリ素子のキャパシタ形成方法。
  7. 前記ＨＦを含む化合物による洗浄処理段階の前または後に、界面の均一性を一層改善するために、下部電極の表面はＮＨ ４ ＯＨ溶液またはＨ ２ ＳＯ ４ 溶液によりさらに界面処理することを特徴とする、請求項６記載の半導体メモリ素子のキャパシタ形成方法。
  8. 前記ＨＦを含む化合物による洗浄処理段階の後、ＴａＯＮ膜の形成時、ＮＨ３ガスを先に供給して下部電極表面を窒化することを特徴とする、請求項６記載の半導体メモリ素子のキャパシタ形成方法。
  9. 前記下部電極の表面処理は、下部電極の形成された半導体基板の結果物をＦＴＰ（ｆａｓｔ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ）電気炉（ｆｕｒｎａｃｅ）で７００乃至９００℃及びＮＨ３ガス雰囲気で熱処理することを特徴とする、請求項１記載の半導体メモリ素子のキャパシタ形成方法。
  10. 前記下部電極の表面処理は、下部電極の形成された結果物を６００乃至９５０℃の温度及び窒素雰囲気でＲＴＰが行われることを特徴とする、請求項１記載の半導体メモリ素子のキャパシタ形成方法。
  11. 前記結晶化工程は、Ｎ２Ｏ、Ｏ２またはＮ２ガス雰囲気及び６００乃至９５０℃の温度を維持するチャンバで熱処理することを特徴とする、請求項１記載の半導体メモリ素子のキャパシタ形成方法。
  12. 前記結晶化工程は、Ｎ２Ｏ、Ｏ２またはＮ２ガス雰囲気及び６００乃至９５０℃の温度を維持する電気炉で熱処理することを特徴とする、請求項１記載の半導体メモリ素子のキャパシタ形成方法。
  13. 半導体基板上に下部電極を形成する段階、
    前記下部電極表面の自然酸化膜の発生を抑制するための表面処理工程を行う段階、
    前記表面処理した下部電極上にＴａ化学蒸気、Ｏ２ガス及びＮＨ３ガスの反応によってＴａＯＮ膜を形成する段階、
    前記ＴａＯＮ膜を結晶化させる段階、及び、
    前記ＴａＯＮ膜上に上部電極を形成する段階を含み、
    前記ＴａＯＮ膜は、両側下端に一対のインジェクタを備えるＬＰＣＶＤチャンバであって、一方のインジェクタからＴａ化学蒸気及びＯ ２ ガスが噴射され、他方のインジェクタからＮＨ ３ ガスが噴射され、反応ガスをチャンバ中央部に載置されたウェーハ上で放射線状となるように噴射させるＬＰＣＶＤチャンバで形成され、
    前記ＴａＯＮ膜は３００乃至６００℃及び０．１乃至１０Ｔｏｒｒで形成されることを特徴とする、半導体メモリ素子のキャパシタ形成方法。
  14. 前記Ｔａ化学蒸気は定量化した前駆体を蒸発器または蒸発管で蒸発させて得られることを特徴とする、請求項１３記載の半導体メモリ素子のキャパシタ形成方法。
  15. 前記前駆体はＴａ（ＯＣ２Ｈ５）５またはＴａ（Ｎ（ＣＨ３）２）５であることを特徴とする、請求項１４記載の半導体メモリ素子のキャパシタ形成方法。
  16. 前記前駆体は蒸発器または蒸発管に５０乃至１５０ｍｇ／ｍｉｎで供給されることを特徴とする、請求項１５記載の半導体メモリ素子のキャパシタ形成方法。
  17. 前記Ｏ２ガスは５乃至５００ｓｃｃｍでＬＰＣＶＤチャンバ内に注入され、ＮＨ３ガスは１０乃至１０００ｓｃｃｍでＬＰＣＶＤチャンバ内に注入されることを特徴とする、請求項１３記載の半導体メモリ素子のキャパシタ形成方法。
  18. 前記下部電極の表面処理工程は、下部電極の表面がＨＦを含む化合物により洗浄されることを特徴とする、請求項１３記載の半導体メモリ素子のキャパシタ形成方法。
  19. 前記ＨＦを含む化合物による洗浄処理段階の前または後に、界面の均一性を一層改善するために、下部電極の表面はＮＨ ４ ＯＨ溶液またはＨ ２ ＳＯ ４ 溶液によりさらに界面処理することを特徴とする、請求項１８記載の半導体メモリ素子のキャパシタ形成方法。
  20. 前記ＨＦを含む化合物による洗浄処理段階の後、ＴａＯＮ膜の形成時、ＮＨ３ガスを先に供給して下部電極表面を窒化することを特徴とする、請求項１８記載の半導体メモリ素子のキャパシタ形成方法。
  21. 前記下部電極の表面処理は、下部電極の形成された半導体基板の結果物をＦＴＰ（ｆａｓｔ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓ）電気炉（ｆｕｒｎａｃｅ）で７００乃至９００℃及びＮＨ３ガス雰囲気で熱処理することを特徴とする、請求項１３記載の半導体メモリ素子のキャパシタ形成方法。
  22. 前記下部電極の表面処理は、下部電極の形成された結果物を６００乃至９５０℃の温度及び窒素雰囲気でＲＴＰが行われることを特徴とする、請求項１３記載の半導体メモリ素子のキャパシタ形成方法。
  23. 前記結晶化工程は、Ｎ２Ｏ、Ｏ２またはＮ２ガス雰囲気及び６００乃至９５０℃の温度を維持するチャンバで熱処理することを特徴とする、請求項１３記載の半導体メモリ素子のキャパシタ形成方法。
  24. 前記結晶化工程は、Ｎ２Ｏ、Ｏ２またはＮ２ガス雰囲気及び６００乃至９５０℃の温度を維持する電気炉で熱処理することを特徴とする、請求項１３記載の半導体メモリ素子のキャパシタ形成方法。
JP2000199527A 1999-07-01 2000-06-30 半導体メモリ素子のキャパシタ形成方法 Expired - Fee Related JP4531935B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999/P26404 1999-07-01
KR1019990026404A KR100331271B1 (ko) 1999-07-01 1999-07-01 ＴａＯＮ박막을 갖는 커패시터 제조방법

Publications (2)

Publication Number Publication Date
JP2001144271A JP2001144271A (ja) 2001-05-25
JP4531935B2 true JP4531935B2 (ja) 2010-08-25

Family

ID=19598684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000199527A Expired - Fee Related JP4531935B2 (ja) 1999-07-01 2000-06-30 半導体メモリ素子のキャパシタ形成方法

Country Status (6)

Country Link
US (1) US6316307B1 (ja)
JP (1) JP4531935B2 (ja)
KR (1) KR100331271B1 (ja)
CN (1) CN1161836C (ja)
DE (1) DE10032215A1 (ja)
GB (1) GB2358085B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR100319171B1 (ko) * 1999-12-30 2001-12-29 박종섭 반도체소자의 캐패시터 형성방법
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100415538B1 (ko) * 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS62136035A (ja) 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JPH05167008A (ja) 1991-12-12 1993-07-02 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
US6070551A (en) * 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
US5977582A (en) 1997-05-23 1999-11-02 Lucent Technologies Inc. Capacitor comprising improved TaOx -based dielectric
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100328454B1 (ko) * 1999-06-29 2002-03-16 박종섭 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
US6316307B1 (en) 2001-11-13
GB0015990D0 (en) 2000-08-23
GB2358085B (en) 2004-06-23
CN1161836C (zh) 2004-08-11
JP2001144271A (ja) 2001-05-25
KR100331271B1 (ko) 2002-04-06
KR20010008528A (ko) 2001-02-05
CN1279510A (zh) 2001-01-10
GB2358085A (en) 2001-07-11
DE10032215A1 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
JP4441099B2 (ja) 半導体素子のキャパシターの製造方法
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
JP4247421B2 (ja) 半導体装置のキャパシターの製造方法
JP4196148B2 (ja) 半導体装置のキャパシターの製造方法
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
US20010014510A1 (en) Method for manufacturing a capacitor for semiconductor devices
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
JP2001036045A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6576528B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100504435B1 (ko) 반도체장치의 커패시터 제조방법
JP4531935B2 (ja) 半導体メモリ素子のキャパシタ形成方法
KR100371143B1 (ko) 반도체장치의 고용량 커패시터 형성방법
JP2001053254A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP4088913B2 (ja) 半導体素子のキャパシタ製造方法
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100557961B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100351253B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2001053256A (ja) 半導体メモリ素子のキャパシタ形成方法
KR100380269B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20020058338A (ko) 반도체 소자의 커패시터 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees