CN1199279C - 半导体存储元件的电容器及其制造方法 - Google Patents

半导体存储元件的电容器及其制造方法 Download PDF

Info

Publication number
CN1199279C
CN1199279C CNB001222155A CN00122215A CN1199279C CN 1199279 C CN1199279 C CN 1199279C CN B001222155 A CNB001222155 A CN B001222155A CN 00122215 A CN00122215 A CN 00122215A CN 1199279 C CN1199279 C CN 1199279C
Authority
CN
China
Prior art keywords
capacitor
film
semiconductor memory
manufacture method
memory component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001222155A
Other languages
English (en)
Other versions
CN1279513A (zh
Inventor
李起正
李泰赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1279513A publication Critical patent/CN1279513A/zh
Application granted granted Critical
Publication of CN1199279C publication Critical patent/CN1199279C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种能够减少漏电流的发生，并具有介电常数高的电介质膜，从而确保大容量的半导体元件的电容器。本发明包括在半导体衬底上形成下部电极。在下部电极表面上进行阻止自然氧化膜发生的表面处理。在下部电极上蒸镀作为电介质膜的非晶TaON膜。然后，在保持非晶状态的范围内对非晶TaON膜进行热处理。之后在TaON膜上形成上部电极。

Description

半导体存储元件的电容器及其制造方法
技术领域
本发明涉及半导体存储元件的电容器及其制造方法，特别是涉及能够减少漏电流并且具有高介电常数电介质膜的半导体存储元件的电容器及其制造方法。
背景技术
近来，随着半导体技术的发展，目前对存储元件的需求激增。因此，要求存储元件在狭小的面积上具有大的电容量。这种电容器的静电容量(capacitance)是通过采用高介电常数的绝缘体、或者扩大下部电极表面积来增大的。已有的电容器是采用介电常数比NO(氮化物-氧化物)膜更高的氧化钽(Ta2O5)作为电介质膜、形成有三维结构的下部电极。
图1是已有的半导体存储元件的电容器的剖面图。如图1所示，在预定部位形成场氧化膜11的半导体衬底10上，按公知方式形成在下部带有栅绝缘膜12的栅电极13。在栅电极13两侧的半导体衬底10上形成结区14，形成MOS晶体管。在上面已形成MOS晶体管的半导体衬底10的上面部分形成第一层间绝缘膜16和第二层间绝缘膜18。在第一层间绝缘膜16和第二层间绝缘膜18内形成存储结点接触孔h，露出结区14。采用公知方式在存储结点接触孔h内形成圆筒状的下部电极20，与露出的结区14接触。为了进一步增大下部电极20的表面积，在下部电极20的表面形成HSG(半球形颗粒)膜21。在HSG膜21表面上形成氧化钽膜23。此时，按下述工序中形成氧化钽膜23。首先，在形成氧化钽膜23之前，对HSG膜21表面清洗后，按非就地(ex-situ)方式进行RTN(快速热氮化)处理。通过RTN处理，在HSG膜21表面上形成氮化硅膜22。然后，在约400-450℃的温度下，形成53-57A厚的第一氧化钽膜。之后，在低温进行退火处理后，采用与第一氧化钽膜相同的工序和相同的厚度形成第二氧化钽膜。之后，进行连续的低温和高温退火处理，形成单一的氧化钽膜23。在氧化钽膜23和第二层间绝缘膜18上蒸镀上部电极，制成电容器。
但是，以氧化钽膜为电介质膜的已有电容器，存在以下问题。
首先，由于一般的氧化钽膜具有不稳定的化学计量比(stoichiometry)，所以Ta和O的组成比例发生差异。因此，在薄膜内产生置换型Ta原子即空位原子(vacancy atom)。这种空位原子是氧空位，所以成为漏电流的原因。可以通过构成氧化钽膜的构成组分的含量和结合程度来调节空位原子的量，但是难以完全去除。
现在，为了稳定氧化钽膜的不稳定化学计量比，通过氧化钽膜的氧化，以去除氧化钽膜内的代位型Ta原子。但是，如果对氧化钽膜氧化，则出现以下问题。即，氧化钽膜与多晶硅或TiN形成的上部和下部电极的氧化反应性大。因此，为了氧化代位型Ta原子而进行氧化处理时，氧化钽膜与上部电极或下部电极反应，从而在界面产生介电常数低的氧化膜，氧在氧化钽膜和下部电极的界面移动，降低了界面的均匀性。
而且，作为前驱物(precusor)使用的Ta(OC2H5)5的有机物具有大量的碳成分，从而在氧化钽膜内产生碳原子(C)、碳化合物(CH4、C2H4)和H2O等杂质。这些杂质增大了电容器的漏电流，并且降低了氧化钽膜的介电常数，所以不能获得大容量的电容器。
并且，使用氧化钽膜作为电介质膜的方法，在形成氧化钽膜之前的进行清洗处理，必须进行其他的非就地(ex-situ)处理，必须按2阶段蒸镀氧化钽膜，形成氧化钽膜之后必须进行经过低温和高温2次的热处理工序。所以工序复杂。
发明内容
因此，本发明的目的在于提供一种能够减少漏电流的发生，具有介电常数高的电介质膜，从而确保大容量的半导体元件的电容器。
本发明的另一目的在于，提供一种制造工序能够简化的半导体元件的电容器的制造方法。
为了实现上述目的，本发明的半导体存储元件的电容器，包括，下部电极；在下部电极上形成的电介质膜；和在电介质膜上形成的上部电极，所述电介质膜是非晶TaON膜。
本发明的特征在于，包括，在半导体衬底上形成下部电极的阶段；在所述下部电极上蒸镀作为电介质膜的非晶质TaON膜的阶段；在保持非晶状态的范围内对所述非晶TaON膜进行热处理的阶段；和在所述TaON膜上形成上部电极的阶段。
再有，本发明的特征在于，包括，在半导体衬底上形成下部电极的阶段；对所述下部电极进行表面处理的阶段；在所述下部电极上蒸镀作为电介质膜的非晶TaON膜的阶段；在保持非晶状态的范围内对所述非晶TaON膜进行热处理的阶段；和在所述TaON膜上形成上部电极的阶段，所述非晶TaON膜是在300-600℃和0.1-100乇的压力下的LPCVD反应室内，通过O2气体、NH3气体和前驱物获得的Ta化学蒸汽的晶片表面化学反应而形成的。
本发明的目的在于提供一种半导体存储元件的电容器的制造方法，其特征在于包括：在半导体衬底上形成下部电极的阶段；在所述下部电极上蒸镀作为电介质膜的非晶TaON膜的阶段；在保持非晶状态的范围内对所述非晶TaON膜进行热处理的阶段；和在所述TaON膜上形成上部电极的阶段；其中所述非晶TaON膜的热处理阶段，是在300-600℃的温度和含氧的等离子体气体气氛中进行退火。
附图说明
图1是已有的半导体元件的电容器的剖面图。
图2A-图2C是说明本发明的半导体元件的电容器制造方法的各工序的剖面图。
具体实施方式
以下，参照附图详细说明本发明的优选实施例。
参见图2A，在具有预定导电性的半导体衬底30的预定部位，按公知方式形成场氧化膜31。在半导体衬底30上部的预定部位形成底部具有绝缘膜32的栅电极33，在栅电极33的两侧壁按公知方式形成隔离间34。在栅电极33两侧的半导体衬底30上形成结区35，制成MOS晶体管。在形成有MOS晶体管的半导体衬底30上形成第一层间绝缘膜36和第二层间绝缘膜38。之后，对第二和第一层间绝缘膜38、36进行布图，以便露出结区35之中的任一个，形成存储结点接触孔H。形成圆筒状或层叠状的下部电极40，与露出的结区35接触。为了增大下部电极40的表面积，采用公知方法在下部电极40的表面形成HSG膜41。之后，在HSG膜41表面、亦即含HSG膜41的下部电极40与以后形成的电介质膜(未图示)之间的界面，为了阻止产生低介电常数自然氧化膜，采用HF蒸汽、HF溶液或者含HF的化合物清洗下部电极40的第二层间绝缘膜38。按就地或非就地方式进行这种清洗处理。但是，在清洗自然发生的低介电常数氧化膜之前或之后，为了进一步改善界面的均匀性，采用NH4OH溶液或H2SO4溶液等对HSG膜41的表面进行界面处理。
参见图2B，在下部电极40上形成作为电介质膜的非晶TaON膜43。在保持300-500℃的温度和100乇以下的压力的LPCVD反应室内形成本发明的非晶TaON膜43。为了使非晶TaON膜43内的杂质最少，在抑制汽相反应的状态，通过Ta化学蒸汽、O2气体和NH3气体的晶片表面的化学反应，形成非晶TaON膜43。这里，对Ta(OC2H5)5(乙醇钽)、Ta(N(CH3)2)5(戊-二甲基-氨基-钽)这样的含钽有机金属前驱物进行蒸发形成Ta化学蒸汽。亦即，采用MFC(质流控制器)这样的流量调节器定量化后的前驱物，注入具有小孔(orifice)或喷嘴(nozzle)的蒸发器或蒸发管进行蒸发，形成Ta化学蒸汽。蒸发器或成为Ta蒸汽的流动路径(flow path)的供给管的温度应保持在150-200℃，以便能够防止Ta化学蒸汽冷凝，由蒸发器或蒸发管供给的前驱物的量在50-300mg/分钟左右为宜。而且，根据Ta化学蒸汽量调节O2气体和NH3气体，但是最好按5-500sccm左右的流量供给。特别是，作为调节TaON膜43的介电常数的变量，通过适当调节介电常数在30-100的范围内而供给O2气体。形成50-150埃厚的非晶TaON膜43。此时，蒸镀非晶TaON膜43时，先供给NH3气体，使下部电极40的表面氮化后，在该气氛中连续蒸镀TaON膜43。如此处理，通过下部电极40表面的氮化处理，可以防止TaON膜界面氧化，增大界面亲合力。这样，通过氮化处理在下部电极40的表面形成氮化膜(未图示)。
之后，如图2C所示，为了改善膜特性，在非晶状态不变化的范围，亦即300-600℃下对非晶TaON膜43进行热处理。此时，热处理是在含氮的等离子体气体例如NH3、N2、N2/H2等离子体气体气氛中退火，或者在含氧的等离子体气体例如N2O或O2气体气氛中退火。通过这种等离子体退火工序，改善了TaON膜43表面的细微裂缝(micro crack)和针孔(pin hole)这类结构缺陷和结构不均匀性。这样，退火时TaON膜保持非晶状态，其理由如下。
由于一般情况下结晶态TaON膜伴随着高温热处理工序，TaON膜内的氧含量增大。另一方面，由于非晶态TaON膜不伴随着高温热处理，所以TaON膜内的氮含量相对升高。由此，氮含量相对高的非晶态的介电常数比氧含量相对高的结晶态的介电常数要高。因此，为了确保更高的介电常数，进行非晶态不变化的热处理。之后，在TaON膜43上形成预定厚度的上部电极44。这里，上部电极44由掺杂多晶硅或者金属层形成。此时，作为金属层采用TiN、TaN、W、WN、WSi、Ru、RuO2、Ir、IrO2、Pt之中的任意一种。这些金属层47可采用LPCVD、PECVD、RF磁溅射法而形成。此时，可以在形成上部电极44之前使阻挡层金属膜(未图示)介于其中。
而且，蒸镀非晶态TaON膜之前，下部电极的表面处理也可以代之以等离子体NH3气体退火或者RTP工序。
根据本实施例，将比结晶态TaON膜(ε＝20-26)具有更高介电常数的非晶态TaON膜(ε＝30-300)，用作电容器的电介质，大大增加存储元件的电容。
而且，非晶态TaON膜由于具有Ta-O-N的稳定键合结构，所以具有比氧化钽膜更稳定的化学计量比。由此，可以抗外加的电冲击，并绝缘击穿电压(breakdown voltage)高，漏电流非常低。此外，由于非晶态TaON膜具有稳定的结构，所以与下部电极和上部电极基本不发生氧化反应。因此，可以将等效电介质膜的厚度控制在35埃以下。
根椐本发明的方法，采用流量调节器使99.999％以上的前驱物定量化后，按50-300mg/分钟的流量通过蒸发器或蒸发管注入，而蒸发获得所述Ta化学蒸汽。
在制造方法方面，形成单层的TaON膜，而且膜蒸镀后，仅进行用于稳定膜的退火工序。由此，比已有的氧化钽膜的制造方法更为简单。

Claims (10)

1.一种半导体存储元件的电容器的制造方法，其特征在于包括：
在半导体衬底上形成下部电极的阶段；
在所述下部电极上蒸镀作为电介质膜的非晶TaON膜的阶段；
在保持非晶状态的范围内对所述非晶TaON膜进行热处理的阶段；和
在所述TaON膜上形成上部电极的阶段；
其中所述非晶TaON膜的热处理阶段，是在300-600℃的温度和含氧的等离子体气体气氛中进行退火。
2.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，在LPCVD反应室内在300-600℃和0.1-100乇压力下，由O2气体、NH3气体和前驱物获得的Ta化学蒸汽的晶片表面化学反应，形成所述TaON膜。
3.根据权利要求2的半导体存储元件的电容器的制造方法，其特征在于，采用流量调节器使99.999％以上的前驱物定量化后，按50-300mg/分钟的流量通过蒸发器或蒸发管注入，而蒸发获得所述Ta化学蒸汽。
4.根据权利要求3的半导体存储元件的电容器的制造方法，其特征在于，所述蒸发器或蒸发管保持在150-200℃的温度。
5.根据权利要求4的半导体存储元件的电容器的制造方法，其特征在于，所述前驱物是Ta(OC2H5)5或者Ta(N(CH3)2)5。
6.根据权利要求2的半导体存储元件的电容器的制造方法，其特征在于，按5-500sccm的范围供给所述O2气体、NH3气体。
7.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，在所述下部电极形成阶段和所述TaON膜蒸镀阶段之间，为阻止所述下部电极表面的自然氧化膜的发生而进行表面处理。
8.根据权利要求7的半导体存储元件的电容器的制造方法，其特征在于，所述下部电极的表面处理是采用HF蒸汽、HF溶液或者含有HF的化合物进行清洗。
9.根据权利要求8的半导体存储元件的电容器的制造方法，其特征在于，在所述清洗工序之前或之后，利用NH4OH溶液或者H2SO4溶液再进行界面处理。
10.根据权利要求1的半导体存储元件的电容器的制造方法，其特征在于，在所述非晶TaON膜的蒸镀阶段中，先供给NH3气体，使下部电极表面氮化后，再供给O2气体和Ta化学蒸汽，形成非晶TaON膜。
CNB001222155A 1999-07-01 2000-07-01 半导体存储元件的电容器及其制造方法 Expired - Fee Related CN1199279C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR26403/1999 1999-07-01
KR1019990026403A KR100331270B1 (ko) 1999-07-01 1999-07-01 ＴａＯＮ박막을 갖는 커패시터 제조방법

Publications (2)

Publication Number Publication Date
CN1279513A CN1279513A (zh) 2001-01-10
CN1199279C true CN1199279C (zh) 2005-04-27

Family

ID=19598683

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001222155A Expired - Fee Related CN1199279C (zh) 1999-07-01 2000-07-01 半导体存储元件的电容器及其制造方法

Country Status (7)

Country Link
US (1) US6541330B1 (zh)
JP (1) JP2001057414A (zh)
KR (1) KR100331270B1 (zh)
CN (1) CN1199279C (zh)
DE (1) DE10032209B4 (zh)
GB (1) GB2358958B (zh)
TW (1) TW479326B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
US6451646B1 (en) 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
KR100415538B1 (ko) 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100642403B1 (ko) * 2004-12-16 2006-11-08 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
DE102013101204A1 (de) 2013-02-07 2014-08-07 Miele & Cie. Kg Haushaltsgerät und Verfahren zum automatisierten Öffnen mindestens einer Tür dieses Haushaltsgerätes
JP6402528B2 (ja) * 2014-08-07 2018-10-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS60247928A (ja) * 1984-05-23 1985-12-07 Seiko Instr & Electronics Ltd 半導体基板の洗浄方法
JPS62136035A (ja) * 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JP2518406B2 (ja) * 1989-06-23 1996-07-24 日本電気株式会社 容量絶縁膜の形成方法
JPH0521744A (ja) * 1991-07-10 1993-01-29 Sony Corp 半導体記憶装置のキヤパシタおよびその製造方法
JPH05167008A (ja) 1991-12-12 1993-07-02 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3141553B2 (ja) * 1992-08-06 2001-03-05 日本電気株式会社 半導体装置の製造方法
JPH06151751A (ja) * 1992-11-13 1994-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
JP3334323B2 (ja) * 1994-03-17 2002-10-15 ソニー株式会社 高誘電体膜の形成方法
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
KR100235938B1 (ko) * 1996-06-24 1999-12-15 김영환 반구형 실리콘 제조방법
JP3432359B2 (ja) * 1996-06-28 2003-08-04 沖電気工業株式会社 半導体装置およびその製造方法
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
JPH10229080A (ja) * 1996-12-10 1998-08-25 Sony Corp 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
KR100259038B1 (ko) * 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
US5977582A (en) 1997-05-23 1999-11-02 Lucent Technologies Inc. Capacitor comprising improved TaOx -based dielectric
DE19825736C2 (de) * 1997-06-11 2003-09-18 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
KR100253086B1 (ko) * 1997-07-25 2000-04-15 윤종용 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
KR100247935B1 (ko) * 1997-10-22 2000-03-15 윤종용 오산화 이탄탈륨 유전체막을 갖는 커패시터 형성방법
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
KR100304699B1 (ko) * 1999-01-05 2001-09-26 윤종용 탄탈륨 산화막을 갖춘 커패시터 제조방법
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법

Also Published As

Publication number Publication date
JP2001057414A (ja) 2001-02-27
DE10032209A1 (de) 2001-05-31
KR100331270B1 (ko) 2002-04-06
US6541330B1 (en) 2003-04-01
CN1279513A (zh) 2001-01-10
GB0015989D0 (en) 2000-08-23
GB2358958A (en) 2001-08-08
KR20010008527A (ko) 2001-02-05
DE10032209B4 (de) 2008-09-11
GB2358958B (en) 2004-06-09
TW479326B (en) 2002-03-11

Similar Documents

Publication Publication Date Title
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US6340622B1 (en) Method for fabricating capacitors of semiconductor device
US6287910B2 (en) Method for forming a capacitor using tantalum nitride as a capacitor dielectric
CN1199279C (zh) 半导体存储元件的电容器及其制造方法
US6770525B2 (en) Method of fabricating capacitors for semiconductor devices
CN100383971C (zh) 半导体存储元件的电容器及其制造方法
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
CN1163965C (zh) 半导体存储器件的电容器及其制造方法
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100464650B1 (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
CN1172360C (zh) 采用Ta2O5薄膜作为电介质膜的Ta2O5电容器的制造方法
CN1181550C (zh) 半导体存储器元件的电容器的制造方法
US6319765B1 (en) Method for fabricating a memory device with a high dielectric capacitor
CN1168144C (zh) 半导体存储元件的电容器及其制造方法
CN1172362C (zh) 半导体器件的电容器制造方法
CN1161836C (zh) 半导体存储元件的电容器的形成方法
KR100347534B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20160701

CF01 Termination of patent right due to non-payment of annual fee