DE10032209B4 - Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement - Google Patents

Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement Download PDF

Info

Publication number
DE10032209B4
DE10032209B4 DE10032209A DE10032209A DE10032209B4 DE 10032209 B4 DE10032209 B4 DE 10032209B4 DE 10032209 A DE10032209 A DE 10032209A DE 10032209 A DE10032209 A DE 10032209A DE 10032209 B4 DE10032209 B4 DE 10032209B4
Authority
DE
Germany
Prior art keywords
layer
taon
lower electrode
amorphous
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10032209A
Other languages
English (en)
Other versions
DE10032209A1 (de
Inventor
Kee Jeung Lee
Tae Hyeok Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10032209A1 publication Critical patent/DE10032209A1/de
Application granted granted Critical
Publication of DE10032209B4 publication Critical patent/DE10032209B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement auf einem Halbleitersubstrat, mit den folgenden Schritten:
auf dem Halbleitersubstrat (30) wird eine untere Elektrode (40) ausgebildet;
als dielektrische Schicht wird auf der Oberseite der unteren Elektrode (40) eine amorphe TaON-Schicht abgeschieden; anschließend
wird die amorphe TaON-Schicht (43) in einem Bereich wärmebehandelt, in welchem der amorphe Zustand beibehalten wird; und
auf der Oberseite der TaON-Schicht wird eine obere Elektrode (44) ausgebildet.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren nach Anspruch 1 zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement mit einer dielektrischen Schicht, die einen geringen Leckstrom und eine große Dielektrizitätskonstante aufweist.
  • Einhergehend mit den jüngsten Fortschritten in der Technologie zur Herstellung von Halbleitern hat sich der Bedarf an Speicherbauelementen drastisch erhöht. Folglich benötigt man Speicherbauelemente mit noch größerer Kapazität pro (kleiner) Abmessung bzw. Flächeneinheit. Man kann die Kapazität eines Kondensators erhöhen, indem man einen Isolator mit einer großen Dielektrizitätskonstante verwendet oder indem man den Oberflächeninhalt bzw. die Oberfläche einer unteren Elektrode vergrößert. Für solche herkömmlichen Kondensatoren hat man als Dielektrikum eine Ta2O5-Schicht verwendet, die eine größere Dielektrizitätskonstante aufweist als eine Nitridoxidschicht (NO), um somit eine untere Elektrode mit einer dreidimensionalen Struktur auszubilden.
  • 1 zeigt eine Querschnittsansicht eines Kondensators in einem der Anmelderin bekannten Halbleiterspeicherbauelement. Wie in 1 gezeigt ist, ist eine Gateelektrode 13 mit einer Gateisolationsschicht 12 an deren Unterseite bzw. deren unteren Abschnitt mit Hilfe eines bekannten Verfahrens auf der Oberseite bzw. dem oberen Teil eines Halbleitersubstrats 10 ausgebildet, auf dem bei einem vorbestimmten Abschnitt eine Feldoxidschicht 11 ausgebildet ist. Eine Übergangszone 14 ist auf dem Halbleitersubstrat 10 auf beiden Seiten der Gateelektrode 13 ausgebildet, um auf diese Weise einen MOS-Transistor auszubilden. Eine erste Zwischenisolationsschicht 16 und eine zweite Zwischenisolationsschicht 18 sind auf der Oberseite des Halbleitersubstrats 10 ausgebildet, auf welchem der MOS-Transistor ausgebildet worden ist. Ein Speicherknoten-Kontaktloch h ist in der ersten und zweiten Zwischenisolationsschicht 16 und 18 ausgebildet, so dass die Übergangszone 14 freigelegt ist. Eine zylinderförmige untere Elektrode 20 ist mit Hilfe eines bekannten Verfahrens in dem Speicherknoten-Kontaktloch h ausgebildet, die mit der freigelegten Übergangszone 14 kontaktiert werden soll. Eine HSG-Schicht 21 (Schicht mit hemisphärischem Korn bzw. hemi-spherical grain) ist auf der Oberfläche der unteren Elektrode 20 ausgebildet, um den Oberflächeninhalt bzw. die Oberfläche des unteren Substrats 20 zu vergrößern. Eine Ta2O5-Schicht 23 ist auf der Oberfläche der HSG-Schicht 21 ausgebildet. In diesem Stadium wird die Ta2O5-Schicht 23 wie folgt ausgebildet. Zunächst wird die Oberfläche der HSG-Schicht 21 gereinigt, bevor die Ta2O5-Schicht 23 ausgebildet wird, und dann wird ein RTN-Verfahren (rasche thermische Nitrierung; rapid thermal nitridation) ex-situ (an anderer Stelle) ausgeführt, um auf diese Weise eine Siliziumnitridschicht 22 auf der Oberfläche der HSG-Schicht 21 auszubilden. Als Nächstes wird bei einer Temperatur von 400 bis 450°C eine erste Ta2O5-Schicht mit einer Dicke von 5,3 bis 5,7 nm (53 bis 57 Å) ausgebildet. Anschließend erfolgt ein Temperverfahrensschritt bei niedriger Temperatur und dann wird eine zweite Ta2O5-Schicht mit derselben Dicke und mit Hilfe desselben Verfahrens wie bei der ersten Ta2O5-Schicht ausgebildet. Temperverfahrensschritte bei niedriger Temperatur und bei hoher Temperatur werden der Reihe nach fortgeführt, um auf diese Weise eine einzelne Ta2O5-Schicht 23 auszubilden. Eine obere Elektrode 24 wird auf den oberen Abschnitten der Ta2O5-Schicht 23 und der zweiten Zwischenisolationsschicht 18 abgeschieden, so dass dann die Ausbildung des Kondensators beendet ist.
  • Wenn jedoch der herkömmliche Kondensator mit Hilfe des vorstehend beschriebenen Verfahrens unter Verwendung einer Ta2O5-Schicht als dielektrischer Schicht ausgebildet wird, treten die folgenden Probleme auf.
  • Zunächst tritt eine Variation hinsichtlich des Mischungsverhältnisses von Ta und O auf, weil für gewöhnlich eine Ta2O5-Schicht eine instabile Stöchiometrie aufweist. Als Folge werden in der Dünnschicht Ta-Substitutionsatome, das heißt Gitterfehlstellenatome, erzeugt. Weil es sich bei diesen Fehlstellenatomen um Sauerstoff-Gitterfehlstellen handelt, wird ein Leckstrom hervorgerufen. Die Menge an Gitterfehlstellenatomen kann kontrolliert werden, was von der Menge und der Bindungsstärke der Bestandteile der Ta2O5-Schicht abhängt; es ist jedoch schwierig, diese vollständig zu eliminieren.
  • Um die instabile Stöchiometrie der Ta2O5-Schicht zu stabilisieren, wird die Ta2O5-Schicht oxidiert, um so die Ta-Substitutionsatome in der Ta2O5-Schicht zu entfernen. Wenn jedoch die Ta2O5-Schicht oxidiert wird, treten die folgenden Probleme auf. Die Ta2O5-Schicht besitzt eine hohe Oxidationsstärke bzw. oxidiert sehr leicht mit einer oberen Elektrode und einer unteren Elektrode, die aus Polysilizium oder TiN usw. ausgebildet ist. Deshalb wird bei einem Oxidverfahren zum Oxidieren der Ta-Substitutionsatome eine Oxidschicht mit einer kleinen Dielektrizitätskonstante an einer Grenzfläche ausgebildet, weil die Ta2O5-Schicht und die obere Elektrode oder die untere Elektrode miteinander reagieren, und wandert bzw. diffundiert Sauerstoff zu der Grenzfläche zwischen der Ta2O5-Schicht und der unteren Elektrode, so dass die Homogenität der Grenzschicht verschlechtert wird.
  • Weil eine organische Substanz, wie beispielsweise Ta(OC2H5)5, die als Vorprodukt verwendet wird, einen großen Gehalt an Kohlenstoffverbindungen bzw. -atomen aufweist, resultieren außerdem Verunreinigungen bzw. Störstellen in der Ta2O5-Schicht, beispielsweise Kohlenstoffatome C, Kohlenstoffverbindungen (CH4, C2H4) und H2O. Diese Verunreinigungen erhöhen den Leckstrom in dem Kondensator und verschlechtern die dielektrischen Eigenschaften der Ta2O5-Schicht. Folglich ist es schwierig, einen Kondensator mit einer vergleichsweise großen Kapazität herzustellen.
  • Wenn man eine Ta2O5-Schicht als dielektrische Schicht verwendet, erhöht sich außerdem die Anzahl an Verfahrensschritten ex-situ, das heißt ein Schritt vor der Ausbildung der Ta2O5-Schicht und einer im Anschluss an den Reinigungsschritt. Auch sollten zwei Verfahrensschritte zur Abscheidung von Ta2O5 für die Ausbildung der Ta2O5-Schicht ausgeführt werden und werden zwei thermische Verfahrensschritte bei niedriger und hoher Temperatur ausgeführt, nachdem die Ta2O5-Schicht ausgebildet worden ist. Deshalb ist die Ausbildung einer dielektrischen Schicht mit Ta2O5 unter Verwendung des herkömmlichen Herstellungsverfahrens umständlich und mit Nachteilen behaftet.
  • Die US 5,248,629 A zeigt ein Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung und einen Kondensator für eine Halbleiterspeichervorrichtung. Der Kondensator für die Halbleiterspeichervorrichtung, zum Beispiel ein dynamisches RAM, weist einen Speicherknoten, eine Speicherkapazitätsabschnitt, der aus einer Tantaloxinitridschicht gebildet ist und eine Platte auf. Die Tantaloxinitridschicht ist durch einen chemischen Dampfabscheidungsprozess (CVD) unter Verwendung eines gasförmigen Reaktionspartners, der Dialkylaminotantal enthält, hergestellt. Der Kondensator weist einen reduzierten Leckstrom und eine verbesserte Ladespeicherkapazität auf.
  • Die US 5,677,015 A zeigt ein Verfahren zur Ausbilden eines Hochdielektrischen Konstantfilms auf, der Tantal enthält und eine Halbleitervorrichtung, die diesen verwendet. Die US 5,352,623 A ein Verfahren zur Herstellung einer Halbleitervorrichtung.
  • Aufgabe der vorliegenden Erfindung ist es ein einfacheres Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement zu schaffen, der eine große Kapazität aufweist, der eine dielektrische Schicht mit einem kleinen Leckstrom und einer großen Dielektrizitätskonstante bereitstellt. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen nach Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der rückbezogenen Patentansprüche.
  • Vorteilhaft wird ein Verfahren zur Herstellung eines Kondensators bzw. einer Kapazität für ein Halbleiterspeicherbauelement geschaffen, mit den folgenden Schritten: auf einem Halbleitersubstrat wird eine untere Elektrode ausgebildet; als dielektrische Schicht wird auf dem oberen Teil bzw. der Oberseite der unteren Elektrode eine amorphe TaON-Schicht abgeschieden; die amorphe TaON-Schicht wird in einem Bereich, insbesondere einem Temperaturbereich, wärmebehandelt, in welchem der amorphe Zustand beibehalten wird; und auf der Oberseite bzw. dem oberen Teil der TaON-Schicht wird eine obere Elektrode ausgebildet.
  • Weiter vorteilhaft wird ein Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement mit den folgenden Schritten geschaffen: auf einem Halbleitersubstrat wird eine untere Elektrode ausgebildet; die untere Elektrode wird oberflächenbehandelt; als dielektrische Schicht wird auf dem oberen Teil bzw. der Oberseite bzw. der unteren Elektrode eine amorphe TaON-Schicht abgeschieden; die amorphe TaON-Schicht wird in einem Bereich, insbesondere einem Temperaturbereich, wärmebehandelt, in welchem der amorphe Zustand beibehalten wird; und auf der Oberseite dem oberen Teil der TaON-Schicht wird eine obere Elektrode ausgebildet, wobei die amorphe TaON-Schicht mit Hilfe einer chemischen Waferoberflächenreaktion eines chemischen Ta-Dampfes, den man aus einem Vorprodukt erhält, eines O2-Gases und eines NH3-Gases bei einem Druck von etwa 1,3332·101 Pa bis 1,3332·104 Pa (0,1 bis 100 Torr) und bei einer Temperatur von etwa 300 bis 600°C in einer LPCVD-Reaktionskammer ausgebildet wird.
  • Nachfolgend wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Figuren beschrieben. Es zeigen:
  • 1 eine Querschnittsansicht eines Kondensators für ein der Anmelderin bekanntes Halbleiterbauelement; und
  • 2A bis 2C Querschnittsansichten von jeweils einem Verfahrensschritt, um ein Verfahren zur erfindungsgemäßes Herstellung eines Kondensators für ein Halbleiterbauelement zu beschreiben.
  • In den Figuren bezeichnen identische Bezugszeichen identische oder gleichwirkende Schichten bzw. Elemente.
  • Wie in 2A gezeigt ist, wird eine Feldoxidschicht 31 mit Hilfe eines bekannten Verfahrens bei einem vorausgewählten Abschnitt eines Halbleitersubstrats 30 ausgebildet, mit einer vorbestimmten Leitfähigkeit. Eine Gateelektrode 33 mit einer Gateisolationsschicht 32 an deren Unterseite bzw. deren unterem Abschnitt wird bei einem vorbestimmten Abschnitt der Oberseite bzw. des oberen Teils des Halbleitersubstrats 30 ausgebildet und eine Abstandsschicht wird mit Hilfe eines bekannten Verfahrens an beiden Seitenwänden der Gateelektrode 33 ausgebildet. Eine Übergangszone 35 wird auf beiden Seiten der Gateelektrode 33 des Halbleitersubstrats 30 ausgebildet, um auf diese Weise einen MOS-Transistor auszubilden. Eine erste Zwischenisolationsschicht 36 und eine zweite Zwischenisolationsschicht 38 werden auf dem Halbleitersubstrat 30 ausgebildet, in welchem der MOS-Transistor ausgebildet ist. Anschließend wird die zweite und erste Zwischenisolationsschicht 38, 36 strukturiert bzw. bemustert, so dass ein vorbestimmter Abschnitt der Übergangszone 35 freigelegt wird, um auf diese Weise ein Speicherknoten-Kontaktloch H auszubilden. Eine untere Elektrode 40, beispielsweise zylinderförmig oder quaderförmig, wird ausgebildet, um die freigelegte Übergangszone 35 zu kontaktieren. Eine HSG-Schicht 41 zum Vergrößern der Oberfläche bzw. des Oberflächeninhalts der unteren Elektrode 40 wird mit Hilfe eines bekannten Verfahrens auf der Oberfläche der unteren Elektrode 40 ausgebildet. Um die Ausbildung einer Oxidschicht mit kleiner Dielektrizitätskonstante auf der Oberfläche der HSG-Schicht 41 zu verhindern, das heißt der Grenzfläche zwischen der unteren Elektrode 40 einschließlich der HSG-Schicht 41 und der dielektrischen Schicht (nicht dargestellt), die erst später ausgebildet werden wird, wird anschließend die untere Elektrode 40 und die zweite Zwischenisolationsschicht 38 gereinigt, wozu ein HF-Dampf, eine HF-Lösung oder eine Verbindung, die HF enthält, verwendet wird. Diese Reinigungsbehandlung kann in-situ (an Ort und Stelle) oder ex-situ (anderenorts) vorgenommen werden. Außerdem kann die Oberfläche der HSG-Schicht 41 grenzflächenbehandelt werden, indem man NH4OH oder H2SO4 usw. verwendet, um die Homogenität der Grenzfläche vor der oder im Anschluss an die Reinigung zu verbessern und die Bildung einer natürlichen Oxidschicht mit kleiner Dielektrizitätskonstante zu unterbinden.
  • Wie in 2B gezeigt ist, wird als dielektrische Schicht eine amorphe TaON-Schicht 43 auf der Oberseite bzw. dem oberen Teil der unteren Elektrode 40 ausgebildet. Bei der vorliegenden Erfindung wird die amorphe TaON-Schicht 43 in einer LPCVD-Kammer (Kammer zur Abscheidung aus der chemischen Dampfphase bei niedrigen Druck; low Pressure chemical vapor deposition) ausgebildet, die auf einer Temperatur von etwa 300 bis 500°C und bei einem Druck von weniger als 1,3332·104 Pa (100 Torr) gehalten wird. Die amorphe TaON-Schicht 43 wird mit Hilfe einer chemischen Reaktion eines chemischen Ta-Dampfes, eines O2-Gases und eines NH3-Gases auf der Waferoberfläche in einem Zustand ausgebildet, in dem eine Gasphasenreaktion unterdrückt wird, um die Erzeugung von Restverunreinigungen darin zu minimieren. Hierbei wird der chemische Ta-Dampf durch Verdampfen eines organischen Metall-Vorprodukts, das Tantal enthält, beispielsweise von Ta(OC2H5)5 (Tantalethylat) und Ta(N(CH3)2)5 (Penta-Dimethyl-Amino-Tantal), ausgebildet. Dabei wird die Menge des Vorprodukts mit Hilfe eines Durchflussregler, beispielsweise eines MFC (Massenflusscontroller), festgelegt und strömt und verdampft das Vorprodukt in einem Verdampfer oder einer Verdampferröhre, die eine Öffnung oder eine Düse enthält, um auf diese Weise den chemischen Ta-Dampf zu erzeugen. In diesem Stadium wird die Temperatur eines Rohrs, das mit der Kammer verbunden ist und bei dem es sich um die Strömungsstrecke des Verdampfers handelt, oder des Ta-Dampfes vorzugsweise auf einer Temperatur von 150 bis 200°C gehalten, um so die Kondensation des chemischen Ta-Dampfes zu unterbinden, wozu es insbesondere zweckmäßig ist, das Vorprodukt dem Verdampfer bzw. der Verdampferröhre mit etwa 50 bis 300 mg pro Minute zuzuführen. In Abhängigkeit von dem chemischen Ta-Dampf wird auch das O2-Gas und NH3-Gas geeignet eingestellt Insbesondere wird das O2-Gas als eine Variable, die die Dielektrizitätskonstante der TaON-Schicht 43 maßgeblich beeinflusst, zugeführt, indem die Dielektrizitätskonstante zweckmäßig im Bereich zwischen etwa 30 bis 100 eingestellt wird. Die amorphe TaON-Schicht 43 wird mit einer Dicke von etwa 0,5 bis 15 nm (50 bis 150 Å) ausgebildet. In diesem Stadium, wenn die amorphe TaON-Schicht 43 abgeschieden wird, kann die TaON-Schicht 43 der Reihe nach in einer Atmosphäre nach Zuführen eines ersten NH3-Gases und anschließende Nitrierung der Oberfläche der unteren Elektrode 40 abgeschieden werden. Anschließend wird die Grenzflächenoxidation der TaON-Schicht unterbunden, indem die Oberfläche der unteren Elektrode nitriert wird, um so die Affinität der Grenzschicht bzw. Grenzfläche zu vergrößern. In diesem Stadium wird eine dünne Nitridschicht (nicht dargestellt) auf der Oberfläche der unteren Elektrode 40 mit Hilfe des Nitrierungsschrittes ausgebildet.
  • Wie in 2C gezeigt ist, wird anschließend die amorphe TaON-Schicht 43 in einem Bereich, insbesondere in einem Temperaturbereich, wärmebehandelt, in welchem sich der amorphe Zustand nicht ändert, das heißt bei einer Temperatur von etwa 300 bis 600°C, um deren Eigenschaften zu verbessern. In diesem Stadium kann zur Wärmebehandlung ein Temperverfahren in einer Atmosphäre mit einem Plasmagas ausgeführt werden, das Stickstoff enthält, beispielsweise in einem Plasmagas mit NH3, N2, N2/H2, oder in einer Atmosphäre mit einem Plasmagas, das Sauerstoff enthält, beispielsweise mit einem N2O- oder O2-Gas. Strukturfehler und eine strukturelle Heterogenität, wie beispielsweise Mikrorisse und kleine Löcher, auf der Oberfläche der TaON-Schicht 43 werden auf Grund dieses Plasma-Temperverfahrensschrittes verbessert. In diesem Stadium, wenn getempert wird, wird die TaON-Schicht aus den nachfolgenden Gründen in einem amorphen Zustand beibehalten. Mit einer TaON-Schicht in einem kristallinen Zustand geht für gewöhnlich eine Wärmebehandlung bei hoher Temperatur einher, so dass der Sauerstoffgehalt in der TaON-Schicht erhöht wird; im Gegensatz dazu geht mit einer TaON-Schicht in einem amorphen Zustand keine Wärmebehandlung bei hoher Temperatur einher und deshalb ist der Stickstoffgehalt in der TaON-Schicht vergleichsweise hoch. Folglich ist die Dielektrizitätskonstante in dem amorphen Zustand bei vergleichsweise hohem Stickstoffgehalt größer als die in dem kristallinen Zustand mit vergleichsweise hohem Sauerstoffgehalt. Folglich wird die Wärmebehandlung ohne Änderung des amorphen Zustandes vorgenommen, um eine große Dielektrizitätskonstante zu gewährleisten. Als Nächstes wird auf der Oberseite der TaON-Schicht 43 eine obere Elektrode 44 mit einer vorbestimmten Dicke ausgebildet. Dabei kann die obere Elektrode 44 aus dotiertem Polysilizium oder aus einer Metallschicht ausgebildet werden. In diesem Stadium kann zur Ausbildung der Metallschicht aus den folgenden Verbindungen bzw. Elementen gewählt werden: TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 und Pt. Und diese Metallschicht 44 kann beispielsweise mit Hilfe eines der folgenden Verfahren ausgebildet werden, unter anderem: LPCVD, PECVD oder magnetisches Radiofrequenzsputtern (RF magnetic sputtering). In diesem Stadium kann zusätzlich eine Metallsperrschicht (nicht dargestellt) dazwischen angeordnet werden, bevor die obere Elektrode 44 ausgebildet wird.
  • Und bevor die amorphe TaON-Schicht abgeschieden wird, kann die Oberflächenbehandlung der unteren Elektrode ersetzt werden durch einen Temperverfahrensschritt mit einem Plasma-NH3-Gas oder durch ein RTN-Verfahren (rapid thermal nitridation).
  • Weil die amorphe TaON-Schicht (ε = 30 ∼ 100) mit einer im Vergleich zu einer kristallinen TaON-Schicht (ε = 20 ∼ 26) großen Dielektrizitätskonstante als Dielektrikum für den Kondensator verwendet wird, kann erfindungsgemäß die Kapazität eines Halbleiterbauelements drastisch erhöht werden.
  • Außerdem besitzt eine amorphe TaON-Schicht eine stabile Bindungsstruktur von Ta-O-N, so dass diese im Vergleich zu einer Tantal(V)-Oxidschicht eine stabile Stöchiometrie aufweist. Deshalb weist die TaON-Schicht 43 eine hervorragende Toleranz gegen externe elektrische Durchschläge bzw. Einflüsse und eine hohe Durchbruchspannung sowie einen sehr kleinen Leckstrom auf. Weil die TaON-Schicht eine stabile Struktur besitzt, kommt es kaum zu einer Oxidationsreaktion zwischen der unteren Elektrode und der oberen Elektrode. Folglich kann die Dicke einer äquivalenten dielektrischen Schicht bis auf eine Dicke von weniger als 3,5 nm (35 Å) präzise kontrolliert bzw. eingestellt werden.
  • Bei dem Herstellungsverfahren gemäß der vorliegenden Erfindung wird die TaON-Schicht in Form einer einzelnen Schicht ausgebildet und wird nur ein Temper-Verfahrensschritt ausgeführt, um die TaON-Schicht im Anschluss an deren Abscheidung zu stabilisieren. Folglich ist das erfindungsgemäße Herstellungsverfahren einfacher als das für die, herkömmliche Tantal(V)-Oxidschicht.
  • Zusammenfassend wird vorteilhaft ein Verfahren zu Herstellung eines Kondensators für ein Halbleiterspeicherbauelement mit großer Speicherkapazität und geringem Leckstrom gezeigt. Vorteilhaft wird eine untere Elektrode auf einem Halbleitersubstrat ausgebildet. Die untere Elektrode wird oberflächenbehandelt, um die Bildung einer natürlichen Oxidschicht zu unterbinden. Als dielektrische Schicht wird eine amorphe TaON-Schicht auf der Oberseite der unteren Elektrode abgeschieden. Anschließend wird die amorphe TaON-Schicht unter Bedingungen wärmebehandelt, so dass ihr amorpher Zustand beibehalten werden kann. Anschließend wird auf dem oberen Teil der TaON-Schicht eine obere Elektrode ausgebildet.

Claims (11)

  1. Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement auf einem Halbleitersubstrat, mit den folgenden Schritten: auf dem Halbleitersubstrat (30) wird eine untere Elektrode (40) ausgebildet; als dielektrische Schicht wird auf der Oberseite der unteren Elektrode (40) eine amorphe TaON-Schicht abgeschieden; anschließend wird die amorphe TaON-Schicht (43) in einem Bereich wärmebehandelt, in welchem der amorphe Zustand beibehalten wird; und auf der Oberseite der TaON-Schicht wird eine obere Elektrode (44) ausgebildet.
  2. Verfahren nach Anspruch 1, bei dem die TaON-Schicht mit Hilfe einer chemischen Waferoberflächenreaktion eines chemischen Ta-Dampfes, den man aus einem Vorprodukt ableitet, eines O2-Gases und eines NH3-Gases bei einem Druck von 13,332 bis 13332 Pa und bei einer Temperatur von 300 bis 600°C in einer LPCVD-Kammer ausgebildet wird.
  3. Verfahren nach Anspruch 2, bei dem man den chemischen Ta-Dampf erhält durch Festlegung der Menge des Vorprodukts mit Hilfe eines Durchflussreglers, sowie durch Verdampfen in einem Verdampfer oder einer Verdampferröhre nach Einführen mit 50 bis 300 mg/Minute.
  4. Verfahren nach Anspruch 3, bei dem der Verdampfer oder die Verdampferröhre auf einer Temperatur von 150 bis 200°C gehalten wird.
  5. Verfahren nach Anspruch 4, bei dem es sich bei dem Vorprodukt um Ta(OC2H5)5 (Tantalethylat) oder um Ta(N(CH3)2)5 (Pental-Dimethyl-Amino-Tantal) handelt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem außerdem zwischen dem Schritt zur Ausbildung der unteren Elektrode (40) und dem Schritt zum Abscheiden von TaON eine Oberflächenbehandlung vorgenommen wird, um eine Bildung einer natürlichen Oxidschicht auf der Oberfläche der unteren Elektrode (40) zu unterbinden.
  7. Verfahren nach Anspruch 6, bei dem die untere Elektrode (40) zur Oberflächenbehandlung mit HF-Dampf, einer HF-Lösung oder einer Verbindung, die HF enthält, gereinigt wird.
  8. Verfahren nach Anspruch 7, bei dem außerdem eine Grenzflächenbehandlung vorgenommen wird, wozu eine NH4OH-Lösung oder eine H2SO4-Lösung verwendet wird, und zwar vor dem oder im Anschluss an den Reinigungsschritt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, mit dem Schritt, dass die amorphe TaON-Schicht abgeschieden wird, wobei die TaON-Schicht durch Zuführen eines O2-Gases und eines chemischen Ta-Dampfes ausgebildet wird, nachdem zuerst NH3-Gas zugeführt wurde und dann die Oberfläche der unteren Elektrode (40) nitriert worden ist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, mit dem weiteren Schritt, dass die amorphe TaON-Schicht getempert wird, wobei ein Endprodukt, bei dem die amorphe TaON-Schicht abgeschieden ist, in einer Atmosphäre mit einem Plasmagas getempert wird, das Stickstoff enthält, und zwar bei einer Temperatur von 300 bis 600°C.
  11. Verfahren nach einem der Ansprüche 1 bis 9 bei dem die amorphe TaON-Schicht unter einer Atmosphäre mit Plasmagas, das Sauerstoff enthält, und bei einer Temperatur von 300 bis 600°C getempert wird.
DE10032209A 1999-07-01 2000-07-03 Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement Expired - Fee Related DE10032209B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999-26403 1999-07-01
KR1019990026403A KR100331270B1 (ko) 1999-07-01 1999-07-01 ＴａＯＮ박막을 갖는 커패시터 제조방법

Publications (2)

Publication Number Publication Date
DE10032209A1 DE10032209A1 (de) 2001-05-31
DE10032209B4 true DE10032209B4 (de) 2008-09-11

Family

ID=19598683

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10032209A Expired - Fee Related DE10032209B4 (de) 1999-07-01 2000-07-03 Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement

Country Status (7)

Country Link
US (1) US6541330B1 (de)
JP (1) JP2001057414A (de)
KR (1) KR100331270B1 (de)
CN (1) CN1199279C (de)
DE (1) DE10032209B4 (de)
GB (1) GB2358958B (de)
TW (1) TW479326B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
KR100504435B1 (ko) * 1999-12-23 2005-07-29 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
US6451646B1 (en) 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
KR100415538B1 (ko) 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100642403B1 (ko) * 2004-12-16 2006-11-08 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
DE102013101204A1 (de) 2013-02-07 2014-08-07 Miele & Cie. Kg Haushaltsgerät und Verfahren zum automatisierten Öffnen mindestens einer Tür dieses Haushaltsgerätes
JP6402528B2 (ja) * 2014-08-07 2018-10-10 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248629A (en) * 1991-07-10 1993-09-28 Sony Corporation Process for fabricating capacitor for semiconductor storage device
US5352623A (en) * 1993-02-17 1994-10-04 Nec Corporation Method for manufacturing a semiconductor device
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS60247928A (ja) * 1984-05-23 1985-12-07 Seiko Instr & Electronics Ltd 半導体基板の洗浄方法
JPS62136035A (ja) * 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JP2518406B2 (ja) * 1989-06-23 1996-07-24 日本電気株式会社 容量絶縁膜の形成方法
JPH05167008A (ja) 1991-12-12 1993-07-02 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3141553B2 (ja) * 1992-08-06 2001-03-05 日本電気株式会社 半導体装置の製造方法
JPH06151751A (ja) * 1992-11-13 1994-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
JP3334323B2 (ja) * 1994-03-17 2002-10-15 ソニー株式会社 高誘電体膜の形成方法
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
KR100235938B1 (ko) * 1996-06-24 1999-12-15 김영환 반구형 실리콘 제조방법
JP3432359B2 (ja) * 1996-06-28 2003-08-04 沖電気工業株式会社 半導体装置およびその製造方法
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
JPH10229080A (ja) * 1996-12-10 1998-08-25 Sony Corp 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
JPH10247723A (ja) * 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
KR100259038B1 (ko) * 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
US5977582A (en) 1997-05-23 1999-11-02 Lucent Technologies Inc. Capacitor comprising improved TaOx -based dielectric
DE19825736C2 (de) * 1997-06-11 2003-09-18 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
KR100253086B1 (ko) * 1997-07-25 2000-04-15 윤종용 반도체장치제조를위한세정용조성물및이를이용한반도체장치의제조방법
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
KR100247935B1 (ko) * 1997-10-22 2000-03-15 윤종용 오산화 이탄탈륨 유전체막을 갖는 커패시터 형성방법
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
KR100304699B1 (ko) * 1999-01-05 2001-09-26 윤종용 탄탈륨 산화막을 갖춘 커패시터 제조방법
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248629A (en) * 1991-07-10 1993-09-28 Sony Corporation Process for fabricating capacitor for semiconductor storage device
US5352623A (en) * 1993-02-17 1994-10-04 Nec Corporation Method for manufacturing a semiconductor device
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same

Also Published As

Publication number Publication date
JP2001057414A (ja) 2001-02-27
DE10032209A1 (de) 2001-05-31
KR100331270B1 (ko) 2002-04-06
US6541330B1 (en) 2003-04-01
CN1279513A (zh) 2001-01-10
CN1199279C (zh) 2005-04-27
GB0015989D0 (en) 2000-08-23
GB2358958A (en) 2001-08-08
KR20010008527A (ko) 2001-02-05
GB2358958B (en) 2004-06-09
TW479326B (en) 2002-03-11

Similar Documents

Publication Publication Date Title
DE69804672T2 (de) Verfahren zur selektiven ablagerung ferroelektrischer schichten auf wismut basis
DE10055431B4 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE69125323T2 (de) Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE10046021B4 (de) Verfahren zur Herstellung von Kondensatoren auf Halbleitersubstraten in einer Einrichtung zur Bildung von Dünnfilmen
DE69714659T2 (de) Halbleiterspeicherbauteil mit Kondensator
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE102004020157A1 (de) Kondensator mit legierter dielektrischer Hafnium-Oxid und Aluminium-Oxid-Schicht und Verfahren zur Herstellung desselben
DE10032209B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10032213B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10255841A1 (de) Kondensator mit ruthenhaltigen Elektroden
DE10065224B4 (de) Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen
EP1128428A2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10031056B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE3785699T2 (de) Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden.
DE10055450A1 (de) Verfahren zum Herstellen eines Ta205-Kondensators unter Verwendung einer Ta205-Dünnschicht als dielektrische Schicht
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE10031577A1 (de) Kondensator für ein Halbleiterpeicherbauelement und Verfahren zu dessen Herstellung
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE10130936A1 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE10032215A1 (de) Verfahren zum Herstellen eines Kondensators für ein Halbleiterspeicherbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee