DE10032213B4 - Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement - Google Patents

Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement Download PDF

Info

Publication number
DE10032213B4
DE10032213B4 DE10032213A DE10032213A DE10032213B4 DE 10032213 B4 DE10032213 B4 DE 10032213B4 DE 10032213 A DE10032213 A DE 10032213A DE 10032213 A DE10032213 A DE 10032213A DE 10032213 B4 DE10032213 B4 DE 10032213B4
Authority
DE
Germany
Prior art keywords
layer
lower electrode
gas
silicon nitride
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10032213A
Other languages
English (en)
Other versions
DE10032213B8 (de
DE10032213A1 (de
Inventor
Kwang Chul Joo
Kee Jeung Lee
Il Keoun Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-1999-0026510A external-priority patent/KR100504434B1/ko
Priority claimed from KR10-1999-0049503A external-priority patent/KR100373159B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE10032213A1 publication Critical patent/DE10032213A1/de
Publication of DE10032213B4 publication Critical patent/DE10032213B4/de
Application granted granted Critical
Publication of DE10032213B8 publication Critical patent/DE10032213B8/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

Verfahren zur Herstellung eines Kondensators auf einem Halbleitersubstrat mit den folgenden Schritten:
Auf dem Halbleitersubstrat (30) wird eine untere Elektrode (40) ausgebildet;
die Oberfläche der unteren Elektrode (40) wird nitriert, und zwar innerhalb einer Reaktionskammer, die ein NH3- oder N2/H2-Plasmagas enthält und auf einer Temperatur von 200 bis 700°C gehalten wird, um die Bildung einer natürlichen Oxidschicht auf deren Oberfläche zu verhindern;
als dielektrische Schicht wird auf der Oberseite der unteren Elektrode (40) eine Ta2O5-Schicht (43) ausgebildet;
nach einer Wärmebehandlung der Ta2O5-Schicht wird die Ta2O5-Schicht (43) in einem weiteren Wärmebehandlungsschritt kristallisiert;
auf der Oberseite der Ta2O5-Schicht (43) wird in einer Reaktionskammer, die ein Plasmagas mit Stickstoff enthält und auf einer Temperatur von 200 bis 400°C gehalten wird, eine Siliziumnitridschicht (44) ausgebildet; und
auf der Oberseite der Siliziumnitridschicht (44) wird eine obere Elektrode (45) ausgebildet, wobei
der Schritt zur Nitrierung der Oberfläche der unteren...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Kondensators bzw. einer Kapazität für ein Halbleiterspeicherbauelement und betrifft insbesondere ein Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement mit einer Sperrschicht, die die Eigenschaft einer hervorragenden Stufenabdeckung bzw. -bedeckung zwischen einer dielektrischen Schicht und einer oberen Elektrode aufweist.
  • Weil die Anzahl von Speicherzellen, aus denen ein DRAM-Halbleiterbauelement besteht, in jüngster Zeit erhöht worden ist, nimmt der Flächenbedarf jeder Speicherzelle allmählich ab. Mittlerweile erfordern Kondensatoren, die in den jeweiligen Speicherzellen ausgebildet sind, eine ausreichende Kapazität, damit die gespeicherten Daten präzise ausgelesen werden können. Folglich erfordert gegenwärtig ein DRAM-Halbleiterbauelement Speicherzellen, bei denen die Kondensatoren eine größere Kapazität aufweisen und gleichzeitig einen geringeren Flächenbedarf haben. Man kann die Kapazität eines Kondensators dadurch vergrößern, dass man einen Isolator mit einer großen Dielektrizitätskonstanten als dielektrische Schicht verwendet oder dass man die Oberfläche bzw. den Oberflächeninhalt einer unteren Elektrode vergrössert. In einem hochintegrierten DRAM-Halbleiterbauelement wird nun als Dielektrikum eine Ta2O5-Schicht verwendet, die eine größere Dielektrizitätskonstante aufweist als ein Nitridoxid (NO), um so eine untere Elektrode mit einer dreidimensionalen Struktur auszubilden.
  • 1 ist eine Querschnittsansicht, die einen der Anmelderin bekannten Kondensator für ein Halbleiterspeicherbauelement zeigt. Wie in 1 gezeigt ist, ist eine Gateelektrode 13 mit einer Gateisolationsschicht 12 an deren Unterseite bzw. unterem Abschnitt mit Hilfe eines bekannten Verfahrens auf dem oberen Teil bzw. der Oberseite eines Halbleitersubstrats 10 ausgebildet, wo eine Feldoxidschicht 11 an einem vorbestimmten Abschnitt ausgebildet ist. Eine Übergangszone 14 ist auf dem Halbleitersubstrat 10 zu beiden Seiten der Gateelektrode 13 ausgebildet, um so einen MOS-Transistor auszubilden. Eine erste Zwischenisolationsschicht 16 und eine zweite Zwischenisolationsschicht 18 sind auf dem oberen Teil des Halbleitersubstrats 10 ausgebildet, worin der MOS-Transistor ausgebildet ist. Ein Speicherknoten-Kontaktloch h ist in der ersten und zweiten Zwischenisolationsschicht 16, 18 ausgebildet, so dass die Übergangszone 14 freigelegt ist. Eine zylinderförmige untere Elektrode 20 ist mit Hilfe eines bekannten Verfahrens in dem Speicherknoten-Kontaktloch h ausgebildet, um die freigelegte Übergangszone 14 zu kontaktieren. Eine HSG-Schicht 21 (Schicht mit hemisphärischem Korn bzw. hemi-spherical grain) ist auf einer Oberfläche der unteren Elektrode 20 ausgebildet, um die Oberfläche bzw. den Oberflächeninhalt der unteren Elektrode weiter zu vergrößern. Auf dem oberen Teil der unteren Elektrode 20, wo die HSG-Schicht 21 darauf ausgebildet ist, wird eine Ta2O5-Schicht 22 abgeschieden. Die Ta2O5-Schicht 22 kann mit Hilfe eines PECVD-Verfahrens (plasmaunterstützte Abscheidung aus der chemischen Dampfphase; Plasma enhanced chemical vapor deposition) oder eines LPCVD-Verfahrens (Abscheidung aus der chemischen Dampfphase bei niedrigem Druck; low Pressure chemical vapor deposition) ausgebildet werden. In diesem Stadium hat das Ta2O5, das mit Hilfe eines PECVD-Verfahrens abgeschieden wird, den Vorteil einer hervorragenden Schichtqualität, jedoch den Nachteil einer bescheidenen Stufenabdeckungsfähigkeit. Deshalb ist üblicherweise die Ta2O5-Schicht 22 mit Hilfe des LPCVD-Verfahrens hergestellt worden, um eine gute Stufenabdeckungsfähigkeit aufzuweisen. Im Anschluss wird die Ta2O5-Schicht 22 nach einem ausgewählten Wärmebehandlungsverfahren kristallisiert. Eine Titannitridschicht (TiN) 23 dient als leitende Sperrschicht und ist auf dem oberen Teil der Ta2O5-Schicht 22 abgeschieden. Die TiN-Schicht 22 wird mit Hilfe des LPCVD-Verfahrens oder eines Sputterverfahrens ausgebildet. Eine obere Elektrode 24, die aus einer dotierten Polysiliziumschicht hergestellt ist, ist auf der Oberseite der TiN-Schicht ausgebildet.
  • Ein Kondensator, der eine solche Ta2O5-Schicht als Dielektrikum verwendet, hat jedoch die folgenden Nachteile.
  • Zunächst wird eine Variation im Mischungsverhältnis von Ta und O hervorgerufen, weil die Ta2O5-Schicht 23 normalerweise eine instabile Stöchiometrie aufweist. Als Folge werden in einer dünnen Schicht Ta-Substitutionsatome erzeugt, das heißt Gitterfehlstellenatome. Weil es sich bei diesen Gitterfehlstellenatomen um Sauerstofffehlstellen handelt, wird ein Leckstrom hervorgerufen. Die Menge an Gitterfehlstellenatomen kann kontrolliert werden, was von der Menge und der Bindungsstärke der Bestandteile bzw. Verbindungen in der Ta2O5-Schicht abhängt; es ist jedoch schwierig, diese vollständig zu eliminieren. Um die instabile Stöchiometrie der Ta2O5-Schicht zu stabilisieren, wird die Ta2O5-Schicht oxidiert, um so die darin befindlichen Ta-Substitutionsatome zu entfernen. Wenn jedoch die Ta2O5-Schicht oxidiert wird, um das Auftreten eines Leckstroms zu verhindern, werden jedoch die folgenden Probleme hervorgerufen. Die Ta2O5-Schicht weist eine große Reaktivität mit der unteren Elektrode, die aus einer Polysiliziumschicht ausgebildet ist, auf. Bei einem Verfahrensschritt zur Oxidation der Ta-Substitutionsatome entsteht deshalb eine natürliche Oxidschicht mit einer kleinen Dielektrizitätskonstante zwischen der Ta2O5-Schicht und der unteren Elektrode. Ausserdem diffundiert Sauerstoff zwischen der Ta2O5-Schicht und der unteren Elektrode, so dass die Homogenität der Grenzschicht verschlechtert wird.
  • Ausserdem werden Verunreinigungen, beispielsweise Kohlenstoffatome (C), Kohlenstoffverbindungen (CH4, C2H4) und H2O, innerhalb der Ta2O5-Schicht auf Grund einer Reaktion von organischen Substanzen, beispielsweise von Ta(OC2H5)5, die als Vorprodukt verwendet wird, und O2- (oder N2O-)Gas erzeugt. Diese Verunreinigungen erhöhen den Leckstrom des Kondensators und verschlechtern die dielektrischen Eigenschaften innerhalb der Ta2O5-Schicht. Deshalb ist es schwierig, einen Kondensator mit großer Kapazität herzustellen.
  • Unterdessen hat eine TiN-Schicht 23, die auch als leitende Sperrschicht zwischen der oberen Elektrode 24 und der Ta2O5-Schicht 22 dient, die folgenden Nachteile.
  • Zunächst werden die Probleme beschrieben für den Fall, dass eine TiN-Schicht 23, die als leitende Sperrschicht dient, mit Hilfe des LPCVD-Verfahrens hergestellt wird. Als Quellgas für eine TiN-Schicht, die mit Hilfe eines LPCVD-Verfahrens hergestellt wird, wird fair gewöhnlich TiCl4-Gas und NH3-Gas, verwendet. In diesem Stadium des Herstellungsverfahrens hat das TiCl4-Gas die Eigenschaft, dass es bei einer Temperatur oberhalb von etwa 600°C zerfällt bzw. dissoziiert. Deshalb wird die TiN-Schicht gegenwärtig bei viel höheren Temperaturen als 600°C ausgebildet, damit man die Cl-Dichte darin ohne weiteres kontrollieren kann. Mit der Ausbildung einer solchen TiN-Schicht geht jedoch ein Verfahrensschritt bei hoher Temperatur einher, so dass eine gegenseitige Diffusion von Atomen hervorgerufen wird, die die Ta2O5-Schicht 22 und die untere Elektrode 20 ausbilden. Außerdem ist in einer Reaktionskammer auf Grund von NH4-Gas, das eine hohe Reaktivität aufweist, eine Gasphasenreaktion aktiv, so dass eine große Menge an Partikeln bzw. Teilchen innerhalb der Ta2O5-Schicht oder auf deren Oberfläche erzeugt wird. Als Folge wird die Homogenität der dielektrischen Schicht verschlechtert.
  • Wenn die TiN-Schicht ausgebildet wird, ist es außerdem schwierig, die Menge an Cl innerhalb der TiN-Schicht zu kontrollieren. Folglich verbleibt eine große Menge an Cl innerhalb der TiN-Schicht. Eine TiN-Schicht, in der eine große Menge an Cl verbleibt, kann jedoch kaum als leitende Sperrschicht dienen, so dass in dem Kondensator ein Leckstrom hervorgerufen wird.
  • Weil eine TiN-Schicht 23, die mit Hilfe eines Sputterverfahrens hergestellt wird, eine schlechte Stufenabdeckungsfähigkeit aufweist, das heißt also Abstufungen auf dem Halbleiter vergleichsweise schlecht abdeckt bzw. überdeckt werden, ist es schwierig, eine TiN-Schicht auf der Oberseite der Ta2O5-Schicht 22 mit einer Dicke von 20 bis 40 nm abzuscheiden. Folglich bilden sich Löcher (voids) zwischen den Körnern der HSG-Schicht 21 aus, so dass die Eigenschaften des Kondensators verschlechtert werden.
  • Außerdem reagiert die TiN-Schicht 23 und Ta2O5-Schicht 22 bei einer Temperatur von 687 K (414°C) wie folgt: 5TiN + 2Ta2O5 → 5TiO2 + 4TaN + ½ N2
  • Das bedeutet, dass in dem Temperaturbereich von 687 K die TiN-Schicht 23 und die Ta2O5-Schicht 24 reagieren, so dass unerwünschte dielektrische TiO2-Verbindungen (nicht gezeigt) an der Grenzschicht zwischen der TiN-Schicht und der Ta2O5-Schicht 22 erzeugt werden. Diese dielektrischen TiO2-Substanzen vergrößern die Dicke der dielektrischen Schicht, so dass die Kapazität verschlechtert wird. Außerdem hat das TiO2 selbst die Eigenschaft, dass ein großer Leckstrom auftritt, so dass der Leckstrom der dielektrischen Schicht vergrößert wird.
  • Die EP 0 874 393 A2 beschreibt ein Verfahren zum Ausbilden integrierter Schaltungskapazitäten mit verbesserten Elektroden und dielektrischen Schichtcharakteristiken. Die DE 198 25 736 A1 beschreibt ein Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung. Die US 5,362,632 A beschreibt ein Barriereverfahren für Ta2O5-Kondensatoren. Die US 5,438,012 A beschreibt ein Verfahren zur Herstellung von Kapazitätselementen. Die US 5,910,880 A beschreibt Halbleiterschaltungskomponenten und Kondensatoren.
  • Die US 5,786,248 A beschreibt ein Herstellungsverfahren zum Ausbilden eines Kondensators mit einer Ta2O5-kapazitätsdielektrischen Schicht, wobei auf dem Halbleitersubstrat eine untere Elektrode ausgebildet wird; wobei die Oberfläche der unteren Elektrode nitriert wird, und zwar innerhalb einer Reaktionskammer, die ein NH3 oder N2/H2-Plasmagas enthält, um die Bildung einer natürlichen Oxidschicht auf deren Oberfläche zu verhindern; wobei als dielektrische Schicht auf der Oberseite der unteren Elektrode eine Ta2O5-Schicht ausgebildet und kristallisiert wird, wobei auf der Oberseite der Ta2O5-Schicht in einer Reaktionskammer, die ein Plasmagas mit Stickstoff enthält, eine Siliziumnitridschicht ausgebildet wird; und wobei auf der Oberseite der Siliziumnitridschicht eine obere Elektrode ausgebildet wird.
  • Aufgabe der Erfindung ist es ein verbessertes Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement bereitzustellen.
  • Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der rückbezogenen Unteransprüche.
  • Vorteilhaft wird die Gleichmäßigkeit der dielektrischen Schicht verbessert, indem die Bildung einer natürlichen Oxidschicht zwischen einer unteren Elektrode und einer Ta2O5-Schicht unterbunden wird.
  • Vorteilhaft wird bei einem Kondensator für ein Halbleiterspeicherbauelement eine große Kapazität und ein kleiner Leckstrom gewährleistet.
  • Vorteilhaft wird eine leitende Sperrschicht mit einer guten Stufenabdeckungsfähigkeit ausgebildet.
  • Vorteilhaft wird ein Verfahren zum Herstellen eines Kondensators für ein Halbleiterbauelement bereitgestellt, mit den folgenden Schritten: auf einem Halbleitersubstrat wird eine untere Elektrode ausgebildet; die Oberfläche der unteren Elektrode wird in einer Reaktionskammer nitridbehandelt bzw. nitriert, die ein NH3- oder N2/H2-Plasmagas enthält und auf einer Temperatur von etwa 200 bis 700°C gehalten wird, um so die Bildung einer natürlichen Oxidschicht auf deren Oberfläche zu verhindern; als dielektrische Schicht wird auf der Oberseite der unteren Elek-trode eine Ta2O5-Schicht ausgebildet; nach deren Wärmebehandlung wird die Ta2O5-Schicht kristallisiert; auf der Oberseite der Ta2O5-Schicht wird in einer Reaktionskammer, die ein Plasmagas mit Stickstoff enthält und auf einer Temperatur von etwa 200 bis 400°C gehalten wird, eine Siliziumnitridschicht ausgebildet, die aus einer Siliziumnitridschicht besteht; und auf der Oberseite der Siliziumnitridschicht wird eine obere Elektrode ausgebildet, wobei der Schritt zur Nitridbehandlung bzw. Nitrierung der Oberfläche der unteren Elektrode, zur Ausbildung der Ta2O5-Schicht, zur Wärmebehandlung und zur anschließenden Kristallisierung der Ta2O5-Schicht und zur Ausbildung der Siliziumnitridschicht in-situ und in derselben Reaktionskammer ausgeführt wird.
  • Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Figuren beschrieben werden. Es zeigen:
  • 1 eine Querschnittsansicht eines der Anmelderin bekannten Kondensators für ein Halbleiterspeicherbauelement
  • 2A bis 2D Querschnittsansichten, um ein Verfahren zur Herstellung eines Kondensators für ein Halbleiterbauelement gemäß einer ersten Ausführungsform der vorliegenden Erfindung zu beschreiben;
  • 3 eine Querschnittsansicht eines Kondensators für ein Halbleiterspeicherbauelement; und
  • 4A und 4B Querschnittsansichten eines Kondensators für ein Halbleiterspeicherbauelement.
  • In den Figuren bezeichnen identische Bezugszeichen gleiche bzw. gleichwirkende Schichten bzw. Elemente.
  • Ausführungsform 1
  • Wie in 2A gezeigt ist, ist eine Feldoxidschicht 31 mit Hilfe eines bekannten Verfahrens bei einem vorbestimmten Abschnitt eines Halbleitersubstrats 30 mit einer vorbestimmten Leitfähigkeit ausgebildet. Eine Gateelektrode 33 mit einer Gateisolationsschicht 32 an deren unterem Abschnitt bzw. Unterseite ist an einem vorbestimmten Abschnitt auf der Oberseite bzw. dem oberen Teil des Halbleitersubstrats 30 ausgebildet und eine Abstandsschicht 34 ist mit Hilfe eines bekannten Verfahrens an beiden Seitenwänden der Gateelektrode 33 ausgebildet. Eine Übergangszone 35 ist auf dem Halbleitersubstrat 30 an beiden Seiten der Gateelektroden 33 ausgebildet, um so einen MOS-Transistor auszubilden. Eine erste Zwischenisolationsschicht 36 und eine zweite Zwischenisolationsschicht 38 ist auf dem Halbleitersubstrat 30 ausgebildet, in welchem der MOS-Transistor ausgebildet ist. Anschließend wird die zweite und erste Zwischenisolationsschicht 38, 36 strukturiert, so dass ein Abschnitt der Übergangszone 35 freigelegt ist, um so ein Speicherknoten-Kontaktloch H auszubilden. Eine untere Elektrode 40, beispielsweise eine zylinderförmige Elektrode, wird ausgebildet, um die freigelegte Übergangszone 35 zu kontaktieren. Eine HSG-Schicht 41 (Schicht mit hemisphärischem Korn bzw. hemi-spherical grain) zum Vergrößern der Oberfläche bzw. des Oberflächeninhalts der unteren Elektrode 40 ist mit Hilfe eines bekannten Verfahrens auf der Oberfläche der unteren Elektrode 40 ausgebildet.
  • Um die Bildung einer natürlichen Oxidschicht mit kleiner Dielektrizitätskonstante bei einer Grenzfläche zwischen der unteren Elektrode 40 mit der HSG-Schicht 41 und einer dielektrischen Schicht, die später noch zu formen sein wird (nicht gezeigt), zu unterdrücken, wird anschließend die Oberfläche der unteren Elektrode 40 mit der HSG-Schicht 41 und die zweite Zwischenisolationsschicht 38 nitridbehandelt bzw. nitriert. Die Nitrid- bzw.
  • Nitrierbehandlung der Oberfläche wird in einer LPCVD-Kammer (Kammer zur Abscheidung aus der chemischen Dampfphase bei niedrigem Druck; low Pressure chemical vapor deposition) ausgeführt, die einen Plasmazustand eines NH3-Gases oder eines N2/H2-Gases bei einer Temperatur von etwa 200 bis 700°C, vorzugsweise bei 300 bis 500°C, aufrecht erhält.
  • Wie in 2B gezeigt ist, wird als Dielektrikum auf der Oberfläche einer ersten Siliziumnitridschicht 42 eine Ta2O5-Schicht 43 ausgebildet. Die Ta2O5-Schicht der vorliegenden Erfindung wird mit Hilfe eines chemischen Gasphasenabscheidungsverfahrens ausgebildet, beispielsweise mit Hilfe eines LPCVD-Verfahrens, und ein organisches Material, wie beispielsweise Ta(OC2H5)5 (Tantalethylat), wird als Vorprodukt verwendet. Hierbei befindet sich die organische Substanz, beispielsweise Ta(OC2H5)5, was bekannt ist, im flüssigen Zustand und wird deshalb der LPCVD-Kammer zugeführt, nachdem diese in den dampfförmigen Zustand überführt worden ist. Das bedeutet, dass die Menge des Vorprodukts im flüssigen Zustand unter Verwendung eines Durchflussreglers, beispielsweise eines Massenflussreglers (MFC), eingestellt wird und dieses dann in einem Verdampfer, der eine Öffnung oder eine Düse aufweist, verdampft oder in einer Röhre, die mit der Kammer verbunden ist, so dass das Vorprodukt die Form von chemischem Ta-Dampf annimmt. Danach wird der chemische Ta-Dampf der LPCVD-Kammer vorzugsweise mit einer Strömungsrate von etwa 80 bis 100 mg/Minute zugeführt. In diesem Stadium wird die Temperatur des Verdampfers und der mit der Kammer verbundenen Röhre, bei der es sich um die Strömungsstrecke des Ta-Dampfes handelt, vorzugsweise auf etwa 150 bis 200°C gehalten, um so eine Kondensation des chemischen Ta-Dampfes zu verhindern. Der chemische Ta-Dampf, der nach diesem Verfahren der LPCVD-Kammer zugeführt worden ist, und überschüssiges O2-Gas und Reaktionsgas reagieren miteinander, um so eine amorphe Ta2O5-Schicht 43 mit einer Dicke von etwa 10 bis 15 nm auszubilden. In diesem Stadium wird zur Minimierung der Teilchen- bzw. Körnchenerzeugung der chemische Ta-Dampf und das O2-Gas so geregelt, dass die Gasphasenreaktion innerhalb der Kammer gehemmt wird, so dass die Gase nur auf der Waferoberfläche miteinander reagieren. Dabei kann die Gasphasenreaktion mit Hilfe der Strömungsraten der Reaktionsgase und des Drucks innerhalb der Kammer kontrolliert werden. Gemäß der vorliegenden Ausführungsform wird das O2-Gas und das Reaktionsgas der LPCVD-Kammer zugeführt und wird die Temperatur innerhalb der Reaktionskammer vorzugsweise auf etwa 300 bis 500°C gehalten, um so die Gasphasenreaktion zu unterdrücken. In diesem Stadium wird der Verfahrensschritt zur Ausbildung der Ta2O5-Schicht und der Verfahrensschritt zur Nitrid- bzw. Nitrierbehandlung der Oberfläche der unteren Elektrode jeweils in-situ bzw. an Ort und Stelle ausgeführt, ohne den Vakuumzustand innerhalb der LPCVD-Kammer aufzubrechen. Folglich werden kein zusätzliches natürliches Oxid und auch keine Teilchen erzeugt.
  • Um die üblicherweise stets zurückbleibenden Ta-Substitutionsatome innerhalb der Ta2O5-Schicht 43 zu beseitigen sowie ungesättigte bzw. ungebundene Kohlenstoffbestandteile, wird die Ta2O5-Schicht 43 anschließend zunächst in einer Atmosphäre von 03 (Ozon) oder mit UV-Strahlung und Ozon (UV-O3) bei einer Temperatur von etwa 300 bis 500°C getempert. Um die Ta2O5-Schicht 43 zu kristallisieren und gleichzeitig verbleibende Kohlenstoffverbindungen beim Tempern mit niedriger Temperatur zu entfernen, wird dann bei hoher Temperatur bzw. rasch in einer Atmosphäre mit einem N2O-Gas, O2-Gas oder N2-Gas und bei einer Temperatur von etwa 700 bis 950°C für etwa 5 bis 30 Minuten getempert. In diesem Stadium wird auch der Temper-Verfahrensschritt mit der Oberflächen-Nitridbehandlung der unteren Elektrode und der Verfahrensschritt zur Ausbildung der Ta2O5-Schicht in-situ ausgeführt.
  • Wie in 2C gezeigt ist, wird anschließend eine zweite Siliziumnitridschicht 44 auf der Oberseite bzw. dem oberen Teil der Ta2O5-Schicht 43 abgeschieden. Die zweite Siliziumnitridschicht 44 wird durch Nitrid- bzw. Nitrierbehandlung unter Verwendung eines Plasmas, durch Nitrierbehandlung unter Verwendung eines Ofens oder eines RTN-Verfahrens (rasche thermische Nitrierung bzw. rapid thermal nitridation) gemäß einem insitu-Verfahren oder einem Cluster-Verfahren ausgebildet.
  • Erstes wird die Nitrierbehandlung unter Verwendung eines Plasmas in einer Atmosphäre mit NH3-Gas, N2/O2-Gas oder N2O-Gas ausgeführt, wozu auch der Stickstoff auf eine Temperatur von etwa 200 bis 400°C gehalten wird. Währenddessen wird die Nitrierbehandlung unter Verwendung des Ofens und das RTN-Verfahren in einer Atmosphäre mit NH3-Gas, N2/O2-Gas oder N2O-Gas bei einer Temperatur von etwa 750 bis 950°C ausgeführt. Wenn die zweite Siliziumnitridschicht 44 mit Hilfe der Nitrierbehandlung unter Verwendung von Plasma ausgebildet wird, wird dieses Verfahren dabei in-situ mit dem Verfahrensschritt zur Oberflächen-Nitrierbehandlung der unteren Elektrode, dem Verfahrensschritt zur Ausbildung der Ta2O5-Schicht und dem Verfahrensschritt zum Tempern der Ta2O5-Schicht ausgeführt.
  • Wie in 2D gezeigt ist, wird als Nächstes eine obere Elektrode 45 auf dem oberen Teil der zweiten Siliziumnitridschicht 44 ausgebildet. Die obere Elektrode 45 kann aus einer dotierten Polysiliziumschicht und einer Metallschicht ausgebildet werden, beispielsweise aus TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 oder Pt. Wenn als obere Elektrode 45 eine dotierte Polysiliziumschicht verwendet wird, wird diese bevorzugt mit einer Dicke von 100 bis 150 nm abgeschieden. Wenn die Metallschicht als obere Elektrode 45 verwendet wird, wird diese vorzugsweise mit einer Dicke von 10 bis 60 ausgebildet. Außerdem kann die Polysiliziumschicht mit Hilfe eines CVD-Verfahrens ausgebildet werden und kann die Metallschicht mit Hilfe eines der folgenden Verfahren ausgebildet werden: LPCVD, PECVD, RF-Magnetsputtern.
  • Gemäß der vorliegenden Ausführungsform wird die Ta2O5-Schicht 43 in-situ und vor deren Ausbildung nitriert bzw. nitridbehandelt. Als Folge wird bei einem Oxidations-Verfahrensschritt zum Entfernen von Ta-Substitutionsatomen und Verunreinigungen eine Oxidreaktion der unteren Elektrode 40 und der Ta2O5-Schicht 43 unterdrückt, um so die Bewegung bzw. das Diffundieren des Sauerstoffs zu verringern. Folglich kann die äquivalente Dicke der dielektrischen Schicht reduziert werden und kann eine Homogenität der Grenzfläche zwischen der unteren Elektrode 40 und der Ta2O5-Schicht 43 gewährleistet werden.
  • Außerdem werden der Verfahrensschritt zur Oberflächen-Nitrierbehandlung der unteren Elektrode, der Verfahrensschritt zur Ausbildung der Ta2O5-Schicht, der thermische Verfahrensschritt bzw. Wärmebehandlungsschritt der Ta2O5-Schicht und der Verfahrensschritt zur Ausbildung der Siliziumnitridschicht insitu ausgeführt werden, um so das Auftreten einer zusätzlichen natürlichen Oxidation und die Bildung von Partikeln bzw. Teilchen zu verhindern.
  • Außerdem wird die Siliziumnitridschicht 44 durch Plasmabehandlung unter einer Atmosphäre mit NH3-Gas, N2/O2-Gas oder N2O-Gas, durch Nitrierbehandlung mittels eines Ofens oder mit Hilfe des RTN-Verfahrens ausgebildet und kann deshalb homogen und mit einer Dicke von etwa 1 bis 2 nm auf der Oberseite bzw. dem oberen Teil der Ta2O5-Schicht abgeschieden werden. Folglich ist die Stufenabdeckungsfähigkeit der bzw. die Fähigkeit zum Bedecken von Stufen besser.
  • Schließlich wird kein TiCl4-Quellgas zur Ausbildung einer TiN-Schicht benötigt und deshalb wird die Kontamination innerhalb der Kammer und der Ta2O5-Schicht 43 durch Cl-Ionen verhindert, so dass das Auftreten eines Leckstroms verhindert wird. Weil die Sperrschicht, die aus der Siliziumnitridschicht besteht, mit der Ta2O5-Schicht bei einer vorbestimmten Temperatur reagiert hat, besteht außerdem nicht mehr das Problem, dass ein Leckstrom auf Grund von Reaktionsnebenprodukten auftritt, und auch nicht das Problem einer Zunahme der tatsächlichen Dicke bzw. Schichtdicke.
  • Außerdem wird die Ta2O5-Schicht mit einer größeren Dielektrizitätskonstanten als dielektrische Schicht verwendet, so dass man einen Kondensator mit größerer Kapazität erhält.
  • Ausführungsform 2
  • Jeder Teil der vorliegenden Ausführungsform kann im Wesentlichen gleich zu dem der ersten Ausführungsform sein, während nur die Struktur der unteren Elektrode verschieden ist.
  • Wie in 3 gezeigt ist, wird gemäß der vorliegenden Ausführungsform eine untere Elektrode 400 als Säulenstruktur ausgebildet. Obwohl der Oberflächeninhalt der unteren Elektrode 400 mit Säulen- bzw. Quaderstruktur kleiner ist als der einer unteren Elektrode mit zylinderförmiger Struktur, wird die Ta2O5-Schicht mit einer guten dielektrischen Konstanten als dielektrische Schicht verwendet, um so einen gewünschten Kondensator zu erhalten.
  • Ausführungsform 3
  • Die vorliegende Ausführungsform kann gleich der ersten und zweiten Ausführungsform sein, nur deren Herstellungsverfahren ist verschieden. Sämtliche Verfahrensschritte bis zur Ausbildung der ersten Siliziumnitridschicht 42 entsprechen den Verfahrensschritten bei der ersten und zweiten Ausführungsform, so dass bei der vorliegenden Ausführungsform nur das Herstellungsverfahren beschrieben wird.
  • Wie in 4A gezeigt ist, wird auf dem oberen Teil der ersten Siliziumoxidschicht 42 eine erste Ta2O5-Schicht 43-1 mit einer Dicke von etwa 5,3 bis 5,7 nm bei einer Temperatur von etwa 400 bis 450°C ausgebildet. Anschließend wird die erste Ta2O5-Schicht 43-1 in-situ in einem Plasmazustand mit N2O oder O2 getempert, um Ta-Substitutionsmoleküle und darin befindliche Kohlenstoffverbindungen zu beseitigen. Oder die Ta-Substitutionsmoleküle und darin befindliche Kohlenstoffverbindungen innerhalb der ersten Ta2O5-Schicht 43-1 können auch ex-situ unter Verwendung von UV-Licht und/oder Ozon (O3) beseitigt werden. Anschließend wird auf der Oberfläche der ersten getemperten Ta2O5-Schicht 43-1 eine zweite Ta2O5-Schicht 43-2 ausgebildet, wozu dieselben Methoden wie bei der Ausbildung der ersten Ta2O5-Schicht 43-1 verwendet werden.
  • Wie in 4B gezeigt ist, werden als Nächstes die zweite Ta2O5-Schicht 43-2 und die erste Ta2O5-Schicht 43-1 erneut getempert, um so die in diesen Schichten befindlichen Ta-Substitutionsmoleküle und Kohlenstoffverbindungen zu entfernen. Im Ergebnis wird aus der ersten Ta2O5-Schicht 43-1 und der zweiten Ta2O5-Schicht 43-2 auf Grund dieses Plasmatemperverfahrens jeweils eine einzelne Schicht.
  • Wie vorstehend ausführlich beschrieben worden ist, hat die vorliegende Erfindung die folgenden Effekte zur Folge.
  • Zunächst wird die Ta2O5-Schicht 43 vor deren Ausbildung in-situ nitriert bzw. nitridbehandelt. Deshalb wird bei einem Oxidations-Verfahrensschritt zum Entfernen von Ta-Substitutionsatomen und Verunreinigungen die Oxidationsreaktion der unteren Elektrode 40 und der Ta2O5-Schicht 43 unterdrückt und die Bewegung bzw. Diffusion des Sauerstoffs reduziert. Folglich kann die äquivalente Dicke der dielektrischen Schicht dünner gemacht werden, um so eine Homogenität der Grenzfläche zwischen der unteren Elektrode 40 und der Ta2O5-Schicht 43 zu gewährleisten.
  • Darüber hinaus kann Nitrierung bzw. Nitridbehandlung der Oberfläche der unteren Elektrode, der Verfahrensschritt der Ausbildung der Ta2O5-Schicht, der Wärmebehandlung der Ta2O5-Schicht und der Ausbildung der Siliziumnitridschicht in-situ ausgeführt werden, um so das Auftreten einer zusätzlichen natürlichen Oxidation und die Ausbildung von Teilchen bzw. Partikeln zu verhindern.
  • Weil die Siliziumnitridschicht als durch die Plasmabehandlung oder das RTN-Verfahren unter einer NH3-, N2/O2- oder N2O-Gasatmosphäre ausgebildet wird, kann die Siliziumnitridschicht homogen und mit einer Dicke von etwa 1 bis 2 nm (10 bis 20 Å) abgeschieden werden, obwohl auf dem oberen Teil der Ta2O5-Schicht eine Stufendifferenz bzw. Abstufung ausgebildet ist. Deshalb ist die Stufenabdeckungsfähigkeit der Siliziumnitridschicht bzw. deren Vermögen, Abstufungen, insbesondere auf der Oberfläche, zu bedecken, gemäß der Erfindung besser.
  • Weil zur Ausbildung der TiN-Schicht kein TiCl4-Quellgas erforderlich ist, wird außerdem die Kontamination innerhalb der Kammer auf Grund von Cl-Ionen verhindert, um so das Auftreten eines Leckstroms zu unterbinden. Weil die Reaktion zwischen der Sperrschicht, die aus der Siliziumnitridschicht hergestellt ist, und der Ta2O5- Schicht nicht bei einer ausgewählten Temperatur erzeugt bzw. ausgelöst wird, wird gemäß der Erfindung kein Leckstrom auf Grund von Reaktionsnebenprodukten hervorgerufen und werden auch keine Reaktionsnebenprodukte erzeugt. Als Folge wird die effektive Dicke der Ta2O5-Schicht nicht vergrößert.
  • Vorteilhaft wird die Ta2O5-Schicht gleichzeitig mit der Ausbildung der Siliziumnitridschicht kristallisiert, so dass das Herstellungsverfahren insgesamt vereinfacht werden kann.
  • Außerdem wird als dielektrische Schicht die Ta2O5-Schicht verwendet, die eine große Dielektrizitätskonstante aufweist, so dass man einen Kondensator mit großer Kapazität erzielen kann.

Claims (5)

  1. Verfahren zur Herstellung eines Kondensators auf einem Halbleitersubstrat mit den folgenden Schritten: Auf dem Halbleitersubstrat (30) wird eine untere Elektrode (40) ausgebildet; die Oberfläche der unteren Elektrode (40) wird nitriert, und zwar innerhalb einer Reaktionskammer, die ein NH3- oder N2/H2-Plasmagas enthält und auf einer Temperatur von 200 bis 700°C gehalten wird, um die Bildung einer natürlichen Oxidschicht auf deren Oberfläche zu verhindern; als dielektrische Schicht wird auf der Oberseite der unteren Elektrode (40) eine Ta2O5-Schicht (43) ausgebildet; nach einer Wärmebehandlung der Ta2O5-Schicht wird die Ta2O5-Schicht (43) in einem weiteren Wärmebehandlungsschritt kristallisiert; auf der Oberseite der Ta2O5-Schicht (43) wird in einer Reaktionskammer, die ein Plasmagas mit Stickstoff enthält und auf einer Temperatur von 200 bis 400°C gehalten wird, eine Siliziumnitridschicht (44) ausgebildet; und auf der Oberseite der Siliziumnitridschicht (44) wird eine obere Elektrode (45) ausgebildet, wobei der Schritt zur Nitrierung der Oberfläche der unteren Elektrode (40), zur Ausbildung der Ta2O5-Schicht (43), zur Wärmebehandlung und anschließenden Kristallisierung der Ta2O5-Schicht (43) und zur Ausbildung der Siliziumnitridschicht (44) in-situ in derselben Reaktionskammer ausgeführt wird.
  2. Verfahren nach Anspruch 1, bei dem die Ta2O5-Schicht (43) durch eine oberflächenchemische Reaktion von chemischem Ta-Dampf und O2-Gas innerhalb einer CVD-Kammer ausgebildet wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Ta2O5-Schicht (43) unter einer Atmosphäre mit O3-Gas oder mit UV-Bestrahlung und O3-Gas bei einer niedrigen Temperatur von 200 bis 400°C und bei einer hohen Temperatur von 750 bis 950°C wärmebehandelt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der Schritt zur Ausbildung der Ta2O5-Schicht (43) außerdem die folgenden Schritte umfasst: Es wird eine erste Ta2O5-Schicht ausgebildet; die erste Ta2O5-Schicht wird ein erstes Mal wärmebehandelt; auf der Oberseite der wärmebehandelten ersten Ta2O5-Schicht wird eine zweite Ta2O5-Schicht ausgebildet; und die zweite Ta2O5-Schicht wird ein zweites Mal wärmebehandelt.
  5. Verfahren nach Anspruch 4, bei dem der erste oder zweite Wärmebehandlungsschritt eine N2O- oder O2-Plasmabehandlung oder eine kombinierte UV-Bestrahlungs- und O3-Behandlung ist.
DE10032213A 1999-07-02 2000-07-03 Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement Expired - Fee Related DE10032213B8 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR99-26510 1999-07-02
KR10-1999-0026510A KR100504434B1 (ko) 1999-07-02 1999-07-02 반도체장치의 커패시터 제조방법
KR99-49503 1999-11-09
KR10-1999-0049503A KR100373159B1 (ko) 1999-11-09 1999-11-09 반도체 소자의 캐패시터 제조방법

Publications (3)

Publication Number Publication Date
DE10032213A1 DE10032213A1 (de) 2001-05-31
DE10032213B4 true DE10032213B4 (de) 2008-10-09
DE10032213B8 DE10032213B8 (de) 2009-02-12

Family

ID=26635696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10032213A Expired - Fee Related DE10032213B8 (de) 1999-07-02 2000-07-03 Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement

Country Status (6)

Country Link
US (2) US6376299B1 (de)
JP (1) JP2001053253A (de)
CN (1) CN100383971C (de)
DE (1) DE10032213B8 (de)
GB (1) GB2358284B (de)
TW (1) TW449912B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2001351913A (ja) * 2000-06-07 2001-12-21 Nec Corp 半導体装置及びその製造方法
KR100384850B1 (ko) * 2000-12-14 2003-05-22 주식회사 하이닉스반도체 탄탈륨옥사이드 유전막 형성 방법
KR100360413B1 (ko) * 2000-12-19 2002-11-13 삼성전자 주식회사 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
KR100387264B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100393209B1 (ko) * 2001-01-18 2003-07-31 삼성전자주식회사 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
US6620702B2 (en) * 2001-06-25 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of producing low thermal budget high dielectric constant structures
US6706635B2 (en) * 2002-06-05 2004-03-16 Texas Instruments Incorporated Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis
KR100507860B1 (ko) * 2002-06-21 2005-08-18 주식회사 하이닉스반도체 산화저항막을 구비한 캐패시터 및 그 제조 방법
KR100587082B1 (ko) * 2004-06-30 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
JP2006319077A (ja) * 2005-05-12 2006-11-24 Elpida Memory Inc 金属酸化物誘電体膜の形成方法及び半導体記憶装置の製造方法
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법
KR101352237B1 (ko) * 2008-08-13 2014-01-16 엘지디스플레이 주식회사 유기전계발광표시장치의 제조방법
WO2019133509A2 (en) * 2017-12-29 2019-07-04 Applied Materials, Inc. Method of reducing leakage current of storage capacitors for display applications
CN112018090A (zh) * 2020-07-21 2020-12-01 中国科学院微电子研究所 一种电容结构及其制备方法和半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362632A (en) * 1994-02-08 1994-11-08 Micron Semiconductor, Inc. Barrier process for Ta2 O5 capacitor
US5438012A (en) * 1992-08-06 1995-08-01 Nec Corporation Method of fabricating capacitor element in super-LSI
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
EP0874393A2 (de) * 1997-04-22 1998-10-28 Samsung Electronics Co., Ltd. Herstellungsverfahren von Kondensatoren für integrierte Schaltungen mit verbesserten Charakteristiken von Elektroden- und Dielektricumschichten sowie so hergestllete Kondensatoren
DE19825736A1 (de) * 1997-06-11 1998-12-17 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPS62136035A (ja) 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JP2518406B2 (ja) * 1989-06-23 1996-07-24 日本電気株式会社 容量絶縁膜の形成方法
JPH05167008A (ja) 1991-12-12 1993-07-02 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH05343639A (ja) * 1992-06-10 1993-12-24 Toshiba Corp 電子部品
KR960005681B1 (ko) * 1992-11-07 1996-04-30 금성일렉트론주식회사 반도체 메모리 장치의 캐패시터 제조방법
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
KR0165484B1 (ko) * 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
JPH09266289A (ja) * 1996-03-29 1997-10-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5930584A (en) * 1996-04-10 1999-07-27 United Microelectronics Corp. Process for fabricating low leakage current electrode for LPCVD titanium oxide films
JPH1012837A (ja) * 1996-06-19 1998-01-16 Hitachi Ltd 半導体集積回路装置の製造方法
KR100235938B1 (ko) * 1996-06-24 1999-12-15 김영환 반구형 실리콘 제조방법
JP3432359B2 (ja) * 1996-06-28 2003-08-04 沖電気工業株式会社 半導体装置およびその製造方法
KR100207485B1 (ko) * 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
JPH10229080A (ja) * 1996-12-10 1998-08-25 Sony Corp 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US5977582A (en) 1997-05-23 1999-11-02 Lucent Technologies Inc. Capacitor comprising improved TaOx -based dielectric
FR2766211B1 (fr) * 1997-07-15 1999-10-15 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
US6165833A (en) * 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
JP3189813B2 (ja) * 1998-11-30 2001-07-16 日本電気株式会社 半導体装置の製造方法
GB2347787A (en) * 1998-12-04 2000-09-13 Samsung Electronics Co Ltd Method of forming a tantalum oxide containing capacitor
KR100304699B1 (ko) * 1999-01-05 2001-09-26 윤종용 탄탈륨 산화막을 갖춘 커패시터 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438012A (en) * 1992-08-06 1995-08-01 Nec Corporation Method of fabricating capacitor element in super-LSI
US5362632A (en) * 1994-02-08 1994-11-08 Micron Semiconductor, Inc. Barrier process for Ta2 O5 capacitor
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
EP0874393A2 (de) * 1997-04-22 1998-10-28 Samsung Electronics Co., Ltd. Herstellungsverfahren von Kondensatoren für integrierte Schaltungen mit verbesserten Charakteristiken von Elektroden- und Dielektricumschichten sowie so hergestllete Kondensatoren
DE19825736A1 (de) * 1997-06-11 1998-12-17 Hyundai Electronics Ind Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors

Also Published As

Publication number Publication date
TW449912B (en) 2001-08-11
JP2001053253A (ja) 2001-02-23
CN100383971C (zh) 2008-04-23
GB2358284B (en) 2004-07-14
GB2358284A (en) 2001-07-18
US20020100959A1 (en) 2002-08-01
DE10032213B8 (de) 2009-02-12
DE10032213A1 (de) 2001-05-31
US6376299B1 (en) 2002-04-23
CN1280392A (zh) 2001-01-17
GB0015991D0 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
DE10032213B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10055431B4 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE10046021B4 (de) Verfahren zur Herstellung von Kondensatoren auf Halbleitersubstraten in einer Einrichtung zur Bildung von Dünnfilmen
DE60215571T2 (de) MFOS-Speicher-Transistor und diesbezügliches Herstellungsverfahren
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE60216241T2 (de) Rhodium-reiche sauerstoffbarrieren
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE19534082A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE10022425A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
US20020102826A1 (en) Fabricating method of semiconductor integrated circuits
DE102004020157A1 (de) Kondensator mit legierter dielektrischer Hafnium-Oxid und Aluminium-Oxid-Schicht und Verfahren zur Herstellung desselben
DE10065224B4 (de) Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen
DE10031056B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung
DE10131716A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE10228798A1 (de) Bilden ferroelektrischer Pb(Zr,Ti)O3-Filme
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10032209B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10055450A1 (de) Verfahren zum Herstellen eines Ta205-Kondensators unter Verwendung einer Ta205-Dünnschicht als dielektrische Schicht
DE10350354B4 (de) Orientierungs-unabhängige Oxidation von nitriertem Silizium
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE10031577A1 (de) Kondensator für ein Halbleiterpeicherbauelement und Verfahren zu dessen Herstellung
DE10243468A1 (de) Verfahren zum Kristallisieren von Metalloxid-Dielektrikum-Schichten bei niedriger Temperatur
DE10032215A1 (de) Verfahren zum Herstellen eines Kondensators für ein Halbleiterspeicherbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8396 Reprint of erroneous front page
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee