TW449912B - Capacitor for semiconductor memory device and method of manufacturing the same - Google Patents

Capacitor for semiconductor memory device and method of manufacturing the same Download PDF

Info

Publication number
TW449912B
TW449912B TW089113014A TW89113014A TW449912B TW 449912 B TW449912 B TW 449912B TW 089113014 A TW089113014 A TW 089113014A TW 89113014 A TW89113014 A TW 89113014A TW 449912 B TW449912 B TW 449912B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
scope
item
electrode
Prior art date
Application number
TW089113014A
Other languages
English (en)
Inventor
Kwang-Chul Joo
Kee-Jeung Lee
Il-Keoun Han
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-1999-0026510A external-priority patent/KR100504434B1/ko
Priority claimed from KR10-1999-0049503A external-priority patent/KR100373159B1/ko
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW449912B publication Critical patent/TW449912B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

4 49 9 1 2 五、發明說明ci) <發明之領域> 本發明係有關半導體記憶元件之電容器及其製造方 法，更特別是關於半導體記憶元件之電容器及其製造方 法，該電容器在一介電層與一上層電極之間包含一具有極 佳台階覆蓋的導電障壁。 <發明背景> 最近因為構成DRAM半導體元件之記憶單元數目已經增 加，每一記憶單元佔據的面積逐漸減少。同時，為了精確 地讀出儲存的資料，在各記憶單元中形成的電容器需要足 夠的電容值。因此，目前的DRAM半導體元件需要其中形成 電容值較大，且佔據面積小之電容器的記憶單元。吾人可 使用介電常數大的絕緣體做為介電層，或擴大下層電極的 表面積，以增加電容器的電容值。在一高度整合的DRAM半 導體元件中，吾人現在使用介電常數較氮氧化物（NO)大 的Ta2 05層做為介電質，因而形成一 3維結構的下層電極。 第1圖為一截面圖，顯示傳統半導體記憶元件之電容 器。參考.第1圖，吾人根據一已知技藝，在一半導體基質 1 0上形成一閘極電極1 3 (包含在其下方部份的閘極絕緣層 1 2 )，有一場氧化物層1 1也在基質中選定的部份處形成。 半導體基質1 0上閘極電極1 3的兩邊形成一接合區域1 4，因 而構成一M0S電晶體。半導體基質1 0 (M0S電晶體在其中形 成）的上方部份形成一第一層間絕緣層1 6與第一層間絕緣 層1 8。第一與第二層間絕緣層1 6、1 8内形成一儲存節點接 觸扎h，使接合區域1 4暴露出來。吾人根據一已知方法，
4 499 1 2 五'發明說明（2) 在健存節點接觸礼h内形成一圓柱體型式的下層電極2 〇， 俾與暴露出來的接合區域14接觸。下層電極20的表面上形 成一HSG (半球形顆粒）層21，以增加下層面積2〇的表面 積。吾人在下層電極2 0 (HSG層21在其上形成）的上方部 份沉積一Ta205層22。Ta205層22可依據PECVD (電漿增強化 學蒸汽沉積）方法或LPCVD (低壓化學蒸汽沉積）方法而 形成。此時’依據PECVD方法形成的Ta205具有該層品質極 佳的優點’但其缺點為台階覆蓋性質不良。因此，吾人已 依據LPCVD方法形成傳統上具有極佳台階覆蓋性質的Ta2〇5 層22 °之後，在一選定的熱製程後Ta2〇5層22會結晶。Ta205 層22的上方形成一做為導電障壁的氮化鈦（TiN)層23。 Τι N層23係依據LPCVD方法或濺鍍方法形成。TiN層的上方 部份形成一由攙雜的多晶矽層製成的上層電極2 4。 然而’使用TaJ5層做為介電質的電容器具有以下的問 題。 首先，由於TaJ5層22 —般而言，其化學計量不穩定， 因此组與氧的組成產生差異。結果，薄膜中產生的代用的 钽原子’亦即空洞原子。由於那些空洞原子是氧空洞，而 產生了漏電流。空洞原子的量可依據内容與Ta2〇5層内各成 份的鍵結強度予以控制；然而吾人很難將它們完全消除。 為使TaJ5層不穩定的化學計量穩定，吾人將Ta2〇5層氧化， 以除去其中的代用组原子。然而，當吾人將Ta2〇5層氧化， 以防止漏電流時，會產生下列問題。這個問題是Τ^〇5層會 與多晶矽層形成的下層電極劇烈地反應。因此，在代用钽
\ 449912 五、發明說明（3) 原子的氧化過程中’ τ〜〇5層與下層電極之間會產生介“ 數低的天然氧化：。乳會移動到Ta2〇5層與下層電 『二 界面，因而降低界面的均質性。 &間的 再者，使用為前驅物的T a (〇「η、> α .^ η明 、UhH5)5有機物質與〇 ( 1〇)氣體的反應在τ~〇5層内產生雜質（例如碳原子次 (C) '碳化合物αυΛ)與Μ) q這些雜質會增加^ 器的漏電流’且使Taj,層的介電性 （si 士五兒备 得到大電容值的電容器。 丨生質惡化。因此吾人很難 同時，上層電極24與Ta2〇_層99 ^ Ββ >上 . ,Β 2 之間充當導電障壁的 T i N層2 3具有下列問題。 吾人首先描述充當導電障辟认τ . ,^ ± a邮分_ 降上的ΤιΝ層23依據LPCVD方法 形成時的問題。依據L P C V D方法 y丄、巾 J忠％成TiN層時，通常使用 ΤιΠ4氣體與NH3氣體做為來源朝观 Γ礼粗。此時，T i C 1,氣體且有 在超過60 0 °C的高溫時會分解的柯柄吁 4乱胆/、頁 β λ，黃甘於fin η。厂沾π点士 性質。因此’實際上Τι N層 疋在遇尚於6 0 0 C的溫度時形出 的密度。然而在形删層4侔更f:控制其中的氯 生組成1^05層22與下層電極2{}的了㈤广序’因而產 且在具有高反應性nh4氣體的1 =之間的交互擴散。而 lL ^ η 丄 幻反應至内，氣相反應會活躍 地’因而在Ta2〇5層内或其表面上產生大量的顆粒。結 果為介電層的均質性降低。 再者’形成T 1 N層時’ Ti N層内氣的量難以控制。結 果，T 1 N層内殘留大量的氣D其中殘留大量氣的τ丨N層難以 充當導電障壁，因而在電容器内產生漏電流。 而且’既然依據濺鍍方法形成的T i N層2 3具有台階覆
第6頁 Γ ( 4 49912 五、發明說明（4) 蓋不良的性質，TiN層難以在Ta2 05層22上沉積出200到400 埃的厚度。結果，H S G層2 1的顆粒間形成空隙，因而使電 容器的性質惡化。 此外，TiN層23與Ta205層22在687Κ (414°C)溫度時的 反應如下。 5TiN + 2Ta205 — 5Ti02 + 4TaN "2 个 也就是說’在687K的溫度範圍内，TiN層23與TaO層 22會反應，因而在TiN層23與Ta205層22之間的界面上2產5 ‘ 吾人不想要的Τί〇2介電質（未顯示）。Ti〇2介電質會增加介 電層的厚度’而使電容質降低。此外，Ti 02本身具有高漏 電性質，因而增加介電層的漏電流。 <發明之總論> 因此’本發明的目的為藉由防止下層電極與了心^層之 間產生天然氧化層，以增進介電層的均勻性。 而且本發明的另一目的為確保高電容值與低漏電流α 其他的目的為形成具有良好台階覆蓋性質的導電障 壁。 為達成根據本發明之某一方面的目的，一半導體記憶 凡件的電容器包括：_下層電極；一氮化鈦層，以限制下 層電極表面上形成天然氧化層；在氮化鈦層的上方部份形 成的一介電層；在介電層表面上形成，由氮化矽層組成的 —導電障壁；以及在導電障壁的上方部份形成的上層電 極其中介電層為—了\〇5層= 再者’根據另一方面，一種形成半導體元件之電容器
第7頁 f * 4 4991 2
五、發明說明（5) 的方法包括下列步驟：在半導體基質上形成一下層電極； 將=層電極表面進行氡化處理；在經過表面氮化處理之下 層屯極的上方部份沉積Ta2 05層，做為介電層丨以友在介電 層的上方部份形成—上層電極。 $ 板據本發明的另一具體實施例，形成半導體元 件之電容器的方法包括下列步驟：在半導體基質上形成— 下s电極入將下層電極表面進行氮化處理，以防止其表面 上產生天然氧化層’在經過表面氣化處理之下層電極的上 =部=T成Ίχ〇5層，做為介電層；在^乂層的上方部份形 二、:r :化鈦層組成的導電障壁；以及在導電障壁的上方 邛伤开》成一上層電極。 體元件之電ί ::::=其他具體實施例’ -種形成半導 成-下層電極；在—維 在上導-基貝上形 以防止其表面上產生天表面進行氮化處理， 形成TaA層，做為 & 下層電極的上方部份 於1.持=的ΐϊΐΐ層進行熱處理之後， 室内，在μ層的上方部心ί溫度為2〇°到400 :的：：障壁；以及在導電 ：成—由氣化鈦層組 極，其中下層電極 扪上方部份形成一上層電 驟’％〇5的熱處理及接丄二：觸、Ta2〇5層的形成步 形=’是在同-反應以及導電障壁的 〈較佳具體實施例之詳細描述>'執订。
449912 五、發明說明（6) [具體實施例1 ] 參考第2A圖，吾人根據一已知方法，在具有選定之導 電率的半導體基質30的選定區域處形成一場氧化物層31 ^ 吾人在半導體基質30上方部份的選定區域處形成—閘電極 3 3，閘電極的下方區域有一閘極絕緣層3 2，並根攄一已知 方法’在閘電極3 3的兩側壁處形成一間隔物3 4。一接合區 域3 5在閘電極3 3上半導體基質3 0的兩側形成，因而形成一 MOS電晶體。第一層間絕緣層3 6與第二層間絕緣層3 8在半 ‘脱基質30 (MOS電晶體在其中形成）上形成。之後，吾 人在第二與第一層間絕緣層3 8、3 6上製作圖樣，使接合區 域3 5的一部份暴露出來’因而形成一儲存節點接觸孔η。 吾人形成一圓柱型式的下層電極4〇，俾與暴露出來的接合 區域3 5接觸。吾人根據一已知方法，在下層電極4〇的表面 上形成HSG層41，以擴大下層電極4〇的表面積。 之後’為限制具有H S G層4 1的下層電極4 0與稍後將形 成的介電層（未顯示）之間的界面上產生低介電性的天然 氧化物層，吾人將具有HSG層41的下層電極40與第二層間… 絕緣層38的表面進行氮化處理。表面ι化處理是在一^維3持 ΝΗ3氣體或Ν2/Η2氣體電漿狀態，且溫度為2〇〇〜7〇(rc (300到500 °c更好）的LPCVD室内進行。 參考第2B圖，吾人在第一氬化矽層42的表面上形成一 TaA層43做為介電層。本發明的τ~〇5層43係藉由化學氣相 沉積方法（亦即LPCVD方法）形成，且吾人將—有機材、 料’例如(乙醇钽），使用為前驅物。此處，如
第9頁 五、發明說明（7) 一-
Ta(0C2H5)5的有機物質，就吾人所知為液態，因此是在轉 變為崧汽狀態後提供至LPCVD室。也就是說，吾人使用一 流量控制器’例如一MFC (質量流量控制器），來決定液態 前驅物的4，然後在—包括開口或喷嘴的蒸發器，或柄接 至反應室的導官内蒸發，因而變成鈕化學墓汽。之後，鈕 化學蒸汽最好以每分鐘80到丨00毫克的流量供應至Lpc〇反 應室内。此時，蒸發器與耦接至反應室，且為釦筮汽流通 路徑的導管最好維持於150到2 0 0 t，以避免鈕化學某汽凝 結。根據本方法供應至LPCVD反應室内的鈕化學蒸汽與過 量的〇2氣體、反應氣體一齊反應，因而形成一厚度大約為 100到150埃的非結晶態TaA層43。此時為使產生的顆粒最 少，吾人控制钽化學蒸汽與A氣體，以抑制反應室内的氣 相反應，使得氣體只在晶圓表面互相反應。此處，可使用 反應氣體的流率與反應室内的壓力控制氣相反應。且根據 本具體實施例，02氣體、反應氣體係以大約1〇到5〇〇 sccm 的流量供應至LPCVD反應室内，反應室内的溫度最好維持 於30 0到5 0 0 t：，以限制氣相反應^此時，τ^〇5層的形成程 序及下層電極的表面氮化處理程序都在現場執行，而不中 斷LPCVD反應室内的真空狀態。結果為不會產生額外的天 然氧化物與顆粒。 之後’為除去Ta205層43内討厭的殘餘代用钽原子及被 切斷的碳成份，吾人先將Ta205層43在03或UV-〇3的氣體環境 中’於30 0到5 0 0 °C的溫度下回火。接著，為使Ta2〇5層43結 晶，且同時以一低溫回火程序除去殘餘的碳成份，吾人在
第10頁 4 4 9 9 1 2 五、發明說明（8) 二，〇2氣體或&氣體的氣體環境中，於7 0 0到9 5 0 °c的 Γ高溫回火料。此時，回火程序、下層電極的 表面鼠化處理卿5層的形成也是在現場執行的。 積一 第2C圖所示，吾人在Τ从層43的上方部份沉 隹方冰一Z矽層44做為一導電障壁。吾人根據現場或叢 ::”用電漿進行氮化處理、使用熔爐或RTN方法形 N 、二層44 i先，吾人在包括含氮的NH3氣體、 二2 1或N2〇氣體的氣體環境中，於2 〇 〇到4 〇 〇的溫 N 5行使用電漿的氮化處理°同時’吾人在龍3氣體、 2 2氣收、或Ns〇氣體的氣體環境中，於75 ϋ到950 aC的π 2;::心爐細的氮化處理。此處，當吾人藉： 二♦的虱化處理形成做為導電障壁的第二氮化矽声44 :，它與下層電極的表面氮化處理程序、τ 二 序，以及％〇5層的回火程序是在現場執行的2: … 其次’參考第2D圖，第二氮化矽層44的上方部 — 曰〃電極45。上層電極45可由攙雜的多晶矽層或金屬岸 氮化鈦 '氮化鈕、鎢、氤化鎢、矽化鎢、釕、二氧化 、了銥一氧化銥或鉑）形成。使用攙雜的多晶矽層 層電極45時’最好形成丨〇〇到6〇〇埃的厚度。此外 拉 VD方法形成多晶矽層，並由LpcvD、 θ 錢錄方法其中之一形成金屬層D 射頻磁 根，本具體實施例，吾人在τ〜〇5層43形成之前 y進仃虱化處理。結果，在用來除去代用钽原子與雜質 乳化過程巾，下層電極4〇與、〇5層43的氧化反應受到限’
第11頁 449912 五、發明說明（9) 制，因而降低了氧的移動。結果，介電層的等效厚度可以 後：薄，並可確保下層電極4 〇與τ ^ 〇5層4 3之間的界面均質 性。 此外，下層電極的表面氮化處理、Ta2〇5層的形成、
Ta,5層，熱處理程序，及做為導電障壁之氮化矽層的形 成，都是在現場執行的，因而防止額外的天然氧化與顆粒 的產生。 再者，做為導電障壁的氮化矽層44係藉由在龍氣 把、化/〇2氣體或％〇氣體環境中的電漿處理、由熔焯戍 程序進行的氮化處理形成的，且因此可以在Ta 0 /的上方 2ί沉積10到20埃的厚度。因此，導電障i的台階 復盍性質得以改進。 因此要用來形成TiN層的Tic“來源氣體， 漏電流層受氯離子污染，因而防止了
在選定的-产下及雍虱化矽層組成的導電障壁與Ta2〇5層是 :m反應，由反應副產 及有政厚度增加的問題將不再發生。m…H
而獲：者：：人將介電常數高的㈣詹使用為介電層，因 叩杈侍—尚電容值的電容器。 ~)电日UI
[具體實施例2 ] 本具體實施例的每一邱 例相等，而 ：大部份與第-具體實施 ，卜層电極的結構不同^ 結構的下層圖電所極：〇根據本具體實施例，吾人形成-堆疊 " 。雖然堆疊結構下層電極400的表面積
第12頁 449912 五、發明說明（ίο) 較圓柱形結構下層電極窄，但吾人使用具有良好介電常數 的Ta205層做為介電層，因而得到吾人想要的電容器。 [具體實施例3 ] 本具體實施例的每一部份可能大部份與第一及第二具 體實施例相等，而只有製造方法不同。而且直到形成第一 氮化矽層4 2的所有程序，均與第一及第二具體實施例相 等，因此在本具體實施例中，吾人只描述製造方法。 參考第4A圖，吾人在4 0 0到45 0 °C的溫度下，於第一氧 化矽層42的上方部份形成厚度為53到57埃的第一Ta2 05層 4 3 - 1。之後，吾人在一 N2 0或02電聚狀態下將第一 T a2 05層 4 3- 1現場進行回火，以除去其中的代用鈕分子和碳成份。 或在場外使用UV-03除去第一 Ta205層43_1内的代用赵分子 和碳成份。之後，吾人使用與形成第一 Ta2 05層4 3 -1相同的 方法，在已回火的第一Ta2 05層43-1上形成第二Ta2 05層 4 3-2° 其次，如第46圖所示，吾人將第二？32 05層43-2與第一 Ta2 (^層43-1再度回火，以除去其中的代用钽分子和碳成 份。結果，由於此一電漿回火程序，第一Ta205層43-1與第 二Ta2 05層分別變為單一的層。 如以上的詳細描述，以下為本發明的效果。 首先’吾人在了\05層43形成之前’在現場進行氣化處 理。因此，在用來除去代用钽原子與雜質的氧化過程中， 下層電極40與Ta2 05層43的氧化反應受到限制，且降低了氧 的移動。結果，介電層的等效厚度可以變薄，因而確保下
第13頁 449912 五、發明說明（11) 層電極40與Ta205層43之間的界面均質性。 此外，下層電極的表面氮化處理、Ta2 05層的形成、
Ta2 05層的熱處理程序，及用於導電障壁之氮化矽層的形成 等諸程序可在在現場執行，因而防止額外的天然氧化與顆 粒的產生。 而且，做為導電障壁的氮化矽層44係藉由在NH3氣 體、N2/02氣體或N20氣體環境中的電漿處理或RTN程序而形 成，雖然Ta205層的上方部份形成了台階差距，仍可均勻地 沉積1 0到2 0埃的厚度。因此，導電障壁的台階覆蓋性質得 以改進。 再者，吾人不需要用來形成TiN層的TiCl4來源氣體， 因此可避免反應室内受氯離子污染，因而防止了漏電流。 此外，由於氮化矽層組成的導電障壁與Ta205層在選定的溫 度下不產生反應，故不產生由反應副產物引起的漏電流。 結果，Ta205層的有效厚度不增加。 而且Ta2 05結晶，同時導電障壁形成，因而簡化了製 程。 此外，吾人將介電常數高的Ta2 05層做為介電層，因而 獲得一 電容值的電容器。 對熟悉本技藝之人士，顯然有各種其他修改，並可由 他們進行，而不偏離本發明的領域與精神。
第14頁 4 49 91 2 圖式簡單說明 第1圖為一截面圖，顯示傳統半導體記憶元件的電容 器。 第2A圖至第2D圖為截面圖，描述根據本發明之第一具 體實施例的一種製造半導體元件之電容器的方法。 第3圖為一半導體記憶元件之電容器的截面圖，描述 本發明的第二具體實施例。 第4A圖與第4B圖為一半導體記憶元件之電容器的截面 圖，描述本發明的第三具體實施例。 圖式中元件名稱與符號 10 半 導 體 基 質 11 場 氧 化 物 層 12 閘 極 絕 緣 層 13 閘 極 電 極 14 接 合 區 域 1 6、18 :第一、第二層間絕緣層 20 :下層面積 21 : HSG(半球形顆粒）,層 22 : Ta2 05 層 2 3 : T1 N 層 30 :半導體基質 31 :閘電極 3 2 :閘極絕緣層 3 3 :閘電極 3 4 .間隔物
第15頁 4 4991 2 圖式簡單說明 接合區域 35 : 36、38 :苐—— 4 0 ‘·下層電極 4 0 0 :下層電極 第二層間絕緣層 41 : HSG 層 42 :第一氮化矽層 43 : Ta2 05 層 43-1 :第一Ta2 05 層 43-2 :第二Ta2 05 層 44 :第二氮化矽層 4 5 :上層電極
第16頁

Claims (1)

  1. ^ 44991Z 六'申請專利範圍 1. 一種半導體記憶元件之電容器，包含： 一下層電極； 一用於限制下層電極表面上形成天然氧化層的氮化矽 層； 一在氮化矽層的上方部份形成的介電層；以及 一在介電的上方部份形成的上層電極，其中介電層為 一 T a205 層。 2. 如申請專利範圍第1項之電容器，包含一位於介電 層與上層電極之間，由ll化石夕層組成的導電障壁。 3. 如申請專利範圍第2項之電容器，其中導電障壁的 厚度為1 0到2 0埃。 4. 如申請專利範圍第1項之電容器，其中下層電極具 有圓柱形或堆疊結構，且其表面上形成一 HSG層。 5. 如申請專利範圍第1項之電容器，其中Ta2 05層的厚 度為1 0 0到1 5 0埃。 6. 如申請專利範圍第1項之電容器，其中上層電極係 由攙雜的.多晶石夕層形成。 7. 如申請專利範圍第1項之電容器，其中上層電極係 由金屬層形成α 8. 如申請專利範圍第6項之電容器，其令金屬層為氮 化鈦、氮化钽、鎢、氮化鎢、矽化鎢、釕、二氧化釕、 銥、二氧化銥及鉑其中之一。 9. 一種半導體記憶元件的電容器，包含： 一下層電極；
    第17頁 4 49 91 2 六、申請專利範圍 一用於限制下層電極表面上形成天然氧化層的氮化矽 層； 一在氮化矽層的上方部份形成的介電層；以及 一在介電層表面上形成，由氮化矽層組成的導電障 壁； 一在介電的上方部份形成的上層電極，其中介電層為 一Ta205 層 ° 1 0.如申請專利範圍第9項之電容器，其中導電障壁的 厚度為1 0到2 0埃。 Π .如申請專利範圍第9項之電容器，其中下層電極具 有圓柱形或堆疊結構，且其表面上形成一 HSG層。 1 2 .如申請專利範圍第9項之電容器，其中Ta205層的厚 度為1 0 0到1 5 0埃。 1 3.如申請專利範圍第9項之電容器，其中上層電極係 由攙雜的多晶石夕層形成。 1 4,如申請專利範圍第9項之電容器，其中上層電極係 由金屬層形成。 1 5.如申請專利範圍第1 4項之電容器，其中金屬層為 氮化鈦、氮化钽、鎢、氮化鎢、矽化鎢、釕、二氧化釕、 銥、二氧化銥及鉑其中之一。 16. —種在半導體基質上製造電容器的方法，包含下 列步驟： 在半導體基質上形成一下層電極； 將下層電極表面進行氮化處理；
    第18頁 ^ 4 49 912 六、申請專利範圍 在經過表面氮化處理的下層電極的上方部份沉積Ta205 層做為介電層；以及 在介電層的上方部份形成一上層電極。 1 7.如申請專利範圍第1 6項之方法，Ta205層係藉由钽 化學蒸汽與〇2氣體在CVD反應室内進行表面化學反應而形 成。 1 8.如申請專利範圍第1 6項之方法，在T a2 05層的形成 步驟與上層電極的形成步驟之間，吾人在〇3氣體和U V-03氣 體環境中，於2 0 0到4 0 0 °C的低溫，以及7 5 0到9 5 0 °C的高溫 將Ta205層進行熱處理。 1 9 .如申請專利範圍第1 6項之方法，其中Ta205層的形 成步驟尚包含：形成第一 T a2 05層；將第一 T a205層進行第一 次熱處理；在經過熱處理的第一Ta2 05層的上方部份形成第 二Ta205層；以及將第二Ta205層進行第二次熱處理。 2 0,如申請專利範圍第1 9項之方法，其中第一次熱處 理步驟或第二次熱處理步驟為\0或02電漿處理或UV-〇3處 理。 2 1.如申請專利範圍第1 6項之方法，其中下層電極的 表面氮化處理是在一溫度維持於2 0 0到7 0 0 °C，且具有NH3 或N2/H2電漿氣體環境的反應室内執行。 2 2.如申請專利範圍第16項之方法，尚包含在Ta205層 的形成步驟與上層電極的形成步驟之間，在其上方部份形 成由氮化矽組成之導電障壁的步驟。 2 3.如申請專利範圍第2 2項之方法，其中導電障壁是
    第19頁 t ' 449912 六'申請專利範圍 --—- 在3氮的％立氣體環境中，於2 0 0到4 0 0 °C的溫度下形 成。 —$ _如^^請專利範圍第22項之方法，其中導電障壁是 在具有含氣成份之氣體環境的熔爐中，於？5[) 溫度下形成。 y i幻 士 a 2.如申請專利乾圍第22項之方法，其中導電障辟菩 .3氬的軋體環境中，在750到950 °C的溫度下以rTn形 成。 〜 2 6. —種在半導體基質上製造電容器的方法， 列步驟： L含下 在半導體基質上形成一下層電極； 將下層電極表面進行氮化處理，以防止其表 然氧化層； 產生天 在下層電極的上方部份形成Taj5層做為介電層· 在Ta2〇5層的上方部份形成一由氮化矽層組成後 壁；以及 導電障 在導電障壁的上方部份形成一上層電極。 2了.如申請專利範圍第26項之方法，其中Ta2〇_展一 由叙化學蒸汽與〇2氣體在CVD反應室内進行表面化：係轉 而形成。 子反應 28.如申請專利範圍第26項之方法，在τ&2〇5層 步驟與導電障壁的形成步驟之間，吾人在〇氣 、％戍
    第20頁 449912 六、申請專利範圍 2 9 .如申請專利範圍第2 6項之方法，其中Ta205層的形 成步驟包括下列步驟：形成第一Ta2 05層；將第一Ta205層進 行第一次熱處理；在經過熱處理的第一Ta2 05層的上方部份 形成第二Ta2 05層；以及將第二Ta205層進行第二次熱處理。 3 0 ,如申請專利範圍第2 9項之方法，其令第一次熱處 理步驟或第二次熱處理步驟為\0或02電漿處理或UV-03處 理。 3 1.如申請專利範圍第2 6項之方法，其中下層電極的 表面氮化處理是在一溫度維持於2 0 0到7 0 0 °C，且具有NH3 或\/丨12電漿氣體環境的反應室内執行。 3 2.如申請專利範圍第2 6項之方法，其中導電障壁是 藉由使用含氮的氣體，在2 0 0到4 0 0 °C的溫度範圍内進行電 漿處理而形成。 3 3 .如申請專利範圍第2 6項之方法，其中導電障壁是 在一具有含氮的氣體環境的熔爐中，於7 5 0到9 5 0 °C的溫度 範圍内形成。 3 4.如申請專利範圍第2 6項之方法，其中導電障壁是 在含氮的氣體環境中，在75 0到9 5 0 °C的溫度下以RTN形 成° 3 5. —種在半導體基質上製造電容器的方法，包含下 列步驟： 在半導體基質上形成一下層電極； 在一維持關3或1/112電漿氣體，且溫度為200到7 0 0 °C 的反應室内，將下層電極表面進行氮化處理，以防止其表
    第21頁 ^ 449912 六、申請專利範圍 面產生天然氧化層； 在下層電極的上方部份形成Ta2 05層做為介電層； 在Ta2 05層進行熱處理之後使其結晶； 於一維持含氮的電漿氣體，且溫度為2 (] 0到4 0 0°C的反 應室内，在Ta205層的上方部份形成一由氮化矽層组成的導 電障壁；以及 在導電障壁的上方部份形成一上層電極， 其中下層電極的表面氮化處理步驟、Ta205層的形成步 驟、Ta2 05層的熱處理與結晶步驟，以及導電障壁的形成步 驟都是在同一反應室内現場執行 3 6.如申請專利範圍第3 5項之方法，其中Ta2 05層係藉 由组化學蒸汽與02氣體在CVD反應室内進行表面化學反應 而形成。 37.如申請專利範圍第26項之方法，在Ta2 05層的形成 步驟與導電障壁的形成步驟之間，吾人在〇3氣體和UV-〇3氣 體環境中，於2 0 0到4 0 0 °C的低溫，以及7 5 0到9 5 0 °C的高溫 將Ta2 05層進行熱處理。 3 8 .如申請專利範圍第3 5項之方法，其中Ta205層的形 成步驟包括下列步驟：形成第一Ta205層；將第一Ta205層進 行第一次熱處理；在經過熱處理的第一Ta2 05層的上方部份 形成第二Ta2 05層；以及將第二Ta2 05層進行第二次熱處理。 3 9.如申請專利範圍第3 8項之方法，其中第一次熱處 理步驟或第二次熱處理步驟為\0或02電漿處理或UV-03處 理。
    第22頁
TW089113014A 1999-07-02 2000-06-30 Capacitor for semiconductor memory device and method of manufacturing the same TW449912B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-1999-0026510A KR100504434B1 (ko) 1999-07-02 1999-07-02 반도체장치의 커패시터 제조방법
KR10-1999-0049503A KR100373159B1 (ko) 1999-11-09 1999-11-09 반도체 소자의 캐패시터 제조방법

Publications (1)

Publication Number Publication Date
TW449912B true TW449912B (en) 2001-08-11

Family

ID=26635696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089113014A TW449912B (en) 1999-07-02 2000-06-30 Capacitor for semiconductor memory device and method of manufacturing the same

Country Status (6)

Country Link
US (2) US6376299B1 (zh)
JP (1) JP2001053253A (zh)
CN (1) CN100383971C (zh)
DE (1) DE10032213B8 (zh)
GB (1) GB2358284B (zh)
TW (1) TW449912B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100373159B1 (ko) * 1999-11-09 2003-02-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2001351913A (ja) * 2000-06-07 2001-12-21 Nec Corp 半導体装置及びその製造方法
KR100384850B1 (ko) * 2000-12-14 2003-05-22 주식회사 하이닉스반도체 탄탈륨옥사이드 유전막 형성 방법
KR100360413B1 (ko) * 2000-12-19 2002-11-13 삼성전자 주식회사 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
KR100387264B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100393209B1 (ko) * 2001-01-18 2003-07-31 삼성전자주식회사 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
US6620702B2 (en) * 2001-06-25 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of producing low thermal budget high dielectric constant structures
US6706635B2 (en) * 2002-06-05 2004-03-16 Texas Instruments Incorporated Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis
KR100507860B1 (ko) * 2002-06-21 2005-08-18 주식회사 하이닉스반도체 산화저항막을 구비한 캐패시터 및 그 제조 방법
KR100587082B1 (ko) * 2004-06-30 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100728962B1 (ko) * 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
JP2006319077A (ja) * 2005-05-12 2006-11-24 Elpida Memory Inc 金属酸化物誘電体膜の形成方法及び半導体記憶装置の製造方法
KR100675895B1 (ko) * 2005-06-29 2007-02-02 주식회사 하이닉스반도체 반도체소자의 금속배선구조 및 그 제조방법
KR101352237B1 (ko) * 2008-08-13 2014-01-16 엘지디스플레이 주식회사 유기전계발광표시장치의 제조방법
KR102430400B1 (ko) * 2017-12-29 2022-08-05 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법
CN112018090A (zh) * 2020-07-21 2020-12-01 中国科学院微电子研究所 一种电容结构及其制备方法和半导体器件

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130694A (en) 1977-08-15 1978-12-19 Bell Telephone Laboratories, Incorporated Amorphous metal oxide material between electrodes of a cell
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPS62136035A (ja) 1985-12-10 1987-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
JPH01173622A (ja) 1987-12-26 1989-07-10 Fujitsu Ltd 窒化膜の形成方法
JP2829023B2 (ja) 1989-02-28 1998-11-25 株式会社東芝 半導体集積回路用キャパシタ
JP2518406B2 (ja) * 1989-06-23 1996-07-24 日本電気株式会社 容量絶縁膜の形成方法
JPH05167008A (ja) 1991-12-12 1993-07-02 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH05335483A (ja) 1992-05-29 1993-12-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH05343639A (ja) * 1992-06-10 1993-12-24 Toshiba Corp 電子部品
JP3141553B2 (ja) * 1992-08-06 2001-03-05 日本電気株式会社 半導体装置の製造方法
KR960005681B1 (ko) * 1992-11-07 1996-04-30 금성일렉트론주식회사 반도체 메모리 장치의 캐패시터 제조방법
JPH06163819A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd 半導体装置のキャパシタ構造
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JPH0714993A (ja) 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0745467A (ja) 1993-07-26 1995-02-14 Alps Electric Co Ltd 誘電体およびこの誘電体を有するキャパシタ
JPH0766369A (ja) * 1993-08-26 1995-03-10 Nec Corp 半導体装置の製造方法
US5330931A (en) 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
US5508881A (en) 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
US5362632A (en) * 1994-02-08 1994-11-08 Micron Semiconductor, Inc. Barrier process for Ta2 O5 capacitor
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
US5753945A (en) 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
KR0155879B1 (ko) 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
KR0165484B1 (ko) * 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
US5631188A (en) 1995-12-27 1997-05-20 Taiwan Semiconductor Manufacturing Company Ltd. Low voltage coefficient polysilicon capacitor
JPH09266289A (ja) * 1996-03-29 1997-10-07 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5930584A (en) * 1996-04-10 1999-07-27 United Microelectronics Corp. Process for fabricating low leakage current electrode for LPCVD titanium oxide films
JPH1012837A (ja) * 1996-06-19 1998-01-16 Hitachi Ltd 半導体集積回路装置の製造方法
KR100235938B1 (ko) * 1996-06-24 1999-12-15 김영환 반구형 실리콘 제조방법
JP3432359B2 (ja) * 1996-06-28 2003-08-04 沖電気工業株式会社 半導体装置およびその製造方法
KR100207485B1 (ko) * 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US5872415A (en) 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures
US5980977A (en) 1996-12-09 1999-11-09 Pinnacle Research Institute, Inc. Method of producing high surface area metal oxynitrides as substrates in electrical energy storage
JPH10229080A (ja) * 1996-12-10 1998-08-25 Sony Corp 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JPH10189908A (ja) * 1996-12-20 1998-07-21 Texas Instr Japan Ltd 金属酸化物キャパシタの作製方法及び半導体メモリ装置の製造方法
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US5977582A (en) 1997-05-23 1999-11-02 Lucent Technologies Inc. Capacitor comprising improved TaOx -based dielectric
GB2326279B (en) * 1997-06-11 2002-07-31 Hyundai Electronics Ind Method of forming a capacitor of a semiconductor device
FR2766211B1 (fr) * 1997-07-15 1999-10-15 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US5837576A (en) 1997-10-31 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a silicon oxynitride etching stop layer
US6165833A (en) * 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
TW357430B (en) 1997-12-22 1999-05-01 United Microelectronics Corp Manufacturing method of capacitors
JPH11233723A (ja) 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
JP3189813B2 (ja) * 1998-11-30 2001-07-16 日本電気株式会社 半導体装置の製造方法
GB2347787A (en) * 1998-12-04 2000-09-13 Samsung Electronics Co Ltd Method of forming a tantalum oxide containing capacitor
KR100304699B1 (ko) * 1999-01-05 2001-09-26 윤종용 탄탈륨 산화막을 갖춘 커패시터 제조방법

Also Published As

Publication number Publication date
CN100383971C (zh) 2008-04-23
JP2001053253A (ja) 2001-02-23
DE10032213B4 (de) 2008-10-09
US20020100959A1 (en) 2002-08-01
DE10032213A1 (de) 2001-05-31
DE10032213B8 (de) 2009-02-12
GB2358284A (en) 2001-07-18
US6376299B1 (en) 2002-04-23
CN1280392A (zh) 2001-01-17
GB2358284B (en) 2004-07-14
GB0015991D0 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
TW449912B (en) Capacitor for semiconductor memory device and method of manufacturing the same
US7201943B2 (en) Methods of forming atomic layers of a material on a substrate by sequentially introducing precursors of the material
JP2003017592A (ja) 半導体素子のキャパシタ形成方法
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
JP4486735B2 (ja) 半導体メモリ素子のキャパシタの製造方法
JP2005150228A (ja) 半導体装置の製造方法
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
TW479326B (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
US6239459B1 (en) Capacitors, methods of forming capacitors and integrated circuitry
TW504800B (en) Capacitor for semiconductor memory device and method of manufacturing the same
TW473901B (en) Capacitor for semiconductor memory device and method of manufacturing the same
TWI222697B (en) A capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
KR100424710B1 (ko) 반도체 소자의 제조방법
US6337291B1 (en) Method of forming capacitor for semiconductor memory device
JP4223248B2 (ja) 半導体素子の誘電膜形成方法
TW474000B (en) Method of manufacturing capacitor for semiconductor device
JP4063570B2 (ja) 半導体素子のキャパシタ形成方法
TW200400616A (en) Method for fabricating capacitor in semiconductor device
US6316307B1 (en) Method of forming a capacitor for a semiconductor memory device
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
TW202135169A (zh) 半導體處理系統、金屬-絕緣體-金屬電容器及其形成方法
KR20030092579A (ko) 루테늄막을 이용한 캐패시터의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees