JPH05343639A - 電子部品 - Google Patents

電子部品

Info

Publication number
JPH05343639A
JPH05343639A JP4150254A JP15025492A JPH05343639A JP H05343639 A JPH05343639 A JP H05343639A JP 4150254 A JP4150254 A JP 4150254A JP 15025492 A JP15025492 A JP 15025492A JP H05343639 A JPH05343639 A JP H05343639A
Authority
JP
Japan
Prior art keywords
insulating film
silicon
reaction
capacitor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4150254A
Other languages
English (en)
Inventor
Shuichi Komatsu
周一 小松
Kazuhide Abe
和秀 阿部
Keitarou Imai
馨太郎 今井
Shigehiko Saida
繁彦 齋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4150254A priority Critical patent/JPH05343639A/ja
Publication of JPH05343639A publication Critical patent/JPH05343639A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 DRAMのメモリセルのキャパシタやバイパ
スコンデンサにおいて、リ−ク電流の低減及び大容量化
を実現する。 【構成】 結晶性金属酸化物を絶縁膜としたコンデンサ
部を有する電子部品において、前記絶縁膜を介して対向
配置された1対の電極の少なくとも一方がシリコンより
なり、このシリコンよりなる電極と前記絶縁膜との間に
窒化ケイ素、炭化ケイ素及びフッ化物からなる群より選
ばれた少なくとも1種または20atm%未満の酸素を
含有する遷移金属窒化物が介在する。 【効果】 大容量でリ−ク電流の小さいコンデンサ部を
備えた電子部品を提供することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、結晶性金属酸化物を絶
縁膜に使用したコンデンサ部を有する電子部品に関す
る。
【0002】
【従来の技術】従来より半導体の分野では、DRAM等
のメモリのメモリセル内に形成される記憶保持用のキャ
パシタや、半導体素子の外部に接続されるバイパスコン
デンサ等多くのコンデンサ部を回路中に有しており、こ
のようなコンデンサ部の絶縁膜としてはSiO2 が最も
一般的に使用されている。さらに近年の半導体装置の高
集積化に伴い、上述したようなコンデンサ部の大容量化
が要望されており、このような観点からSiO2 より一
段と高い誘電率を有するTa2 5 等の非晶質の金属酸
化物を絶縁膜として使用することが試みられている。
【0003】ところで、このような金属酸化物はSiO
2 に比べ不安定なため、例えばシリコン基板やポリシリ
コンを下部電極としてこの上に前記金属酸化物を絶縁膜
としたコンデンサ部を形成した際、前記シリコン基板や
ポリシリコンと金属酸化物との反応が生ずるという問題
がある。すなわち上述したような反応が生じると、金属
酸化物中の酸素が不足することによって絶縁膜にピンホ
−ル等が発生し、絶縁膜のリ−ク電流が増大して信頼性
が著しく損なわれてしまう。
【0004】上記したような問題に鑑み、前記金属酸化
物をコンデンサ部の絶縁膜に用いる場合、シリコン基板
と金属酸化物との間に反応防止層を設けることが検討さ
れている。例えば特開平2−36559号には、シリコ
ンよりなる電極と絶縁膜との間に窒化ケイ素や酸化チタ
ン等よりなる反応防止層を設け、コンデンサの絶縁膜に
おけるリ−ク電流を抑えた半導体装置が開示されてい
る。しかしながら、このような反応防止層を設けた場
合、窒化ケイ素またはシリコンと酸化チタンとの反応に
より生じた二酸化シリコンの層が金属酸化物よりなる絶
縁膜に隣接して低容量のコンデンサとしてふるまうた
め、コンデンサ部の実効的な容量が低下して大容量化が
充分には達成されないという不具合があった。
【0005】
【発明が解決しようとする課題】上述したように、従来
よりコンデンサ部の絶縁膜として非晶質の金属酸化物を
使用することによってコンデンサ部の大容量化が図られ
ているが、このようなコンデンサ部を有する電子部品で
は前記絶縁膜におけるリ−ク電流が大きく、実用化が困
難であった。本発明はこのような問題を解決して、リ−
ク電流が小さくかつ大容量のコンデンサ部を有する電子
部品を実現することを目的としている。
【0006】
【課題を解決するための手段】本発明は、結晶性金属酸
化物を絶縁膜としたコンデンサ部を有する電子部品にお
いて、前記絶縁膜を介して対向配置された1対の電極の
少なくとも一方がシリコンよりなり、このシリコンより
なる電極と前記絶縁膜との間に窒化ケイ素、炭化ケイ素
及びフッ化物からなる群より選ばれた少なくとも1種ま
たは20atm%未満の酸素を含有する遷移金属窒化物
を介在せしめてなる電子部品である。すなわち本発明の
電子部品は、コンデンサ部の絶縁膜として結晶性金属酸
化物を使用し、さらにコンデンサ部を形成する際にシリ
コンと前記結晶性金属酸化物との反応を防止するための
反応防止層を設けたことを特徴としている。以下に、こ
のような反応防止層について詳細に説明する。
【0007】本発明における反応防止層のうち、窒化ケ
イ素、炭化ケイ素及びフッ化物を使用する場合について
は、反応防止層が設けられる際の厚さを20オングスト
ロ−ム未満とすることが望ましい。これは上述したよう
な成分が絶縁性のため、反応防止層を厚く設けすぎる
と、これらの成分が絶縁膜の粒界中に拡散した後も電極
と絶縁膜との界面における残留量が多く、コンデンサ部
の実効的な容量の低下が問題となるおそれがあるからで
ある。さらに本発明では、上述したような反応防止層の
厚さを10オングストロ−ム以下、さらには5オングス
トロ−ム以下とすることがより望ましい。また本発明に
おいて、反応防止層が設けられる際の厚さの下限につい
ては特に限定されず、反応防止層を電極と絶縁膜との界
面に設けることができる程度の厚さが最低限あればよ
い。なお本発明では、前記反応防止層が電極と絶縁膜と
の界面に必ずしも一様に設けられなくてもよく、場合に
よっては、反応防止層中の窒素、炭素、フッ素により電
極表面のシリコンダングリングボンドをタ−ミネ−トす
るだけでも構わない。
【0008】本発明において、上述したような反応防止
層を設ける方法としてはスパッタ法、反応性蒸着法、C
VD法等が挙げられる。さらに、反応防止層を下部電極
となるシリコン基板と絶縁膜との間に設けるときは、前
記絶縁膜をシリコン基板上に形成する前にシリコン基板
を窒素ガス、アンモニアガス、メタンガス、フッ素ガス
等に晒すことにより、前記反応防止層を設けることもで
きる。しかもこのような方法によれば、窒素ガス等のガ
スとシリコン基板との反応速度が飽和傾向を示すため、
非常に薄くかつ均一な厚さに反応防止層を制御すること
が可能である。
【0009】一方、本発明では20atm%未満の酸素
を含有する遷移金属窒化物を反応防止層に使用すること
もできる。このとき、遷移金属窒化物中の酸素の含有量
が20atm%以上になると、反応防止層中の酸素とシ
リコンとの間で反応が生じ、界面に二酸化シリコンが形
成されてコンデンサ部の実効的な容量が低下するおそれ
があるので、遷移金属窒化物中の酸素の含有量を20a
tm%未満とする。さらに遷移金属窒化物中の好ましい
酸素含有量は10〜15atm%である。この理由は、
遷移金属窒化物中にこの程度酸素が含有されていると、
仮に結晶性金属酸化物よりなる絶縁膜中で酸素が欠乏し
てもこの遷移金属窒化物から酸素が補われ、絶縁膜にお
けるリ−ク電流の増大を抑制することができるからであ
る。本発明においてこのような反応防止層は、例えばス
パッタ法、CVD法により形成された遷移金属酸化物層
を窒素ガス、アンモニアガス等の雰囲気中で熱窒化する
ことにより得ることができる。
【0010】本発明において、上述したような遷移金属
窒化物としては、具体的にはTaN,NbN,TiN,
ZrN,HfN,YN等が挙げられる。またコンデンサ
部の絶縁膜に後述する遷移金属酸化物が使用される場合
は、反応防止層に前記遷移金属酸化物と同一の遷移金属
の窒化物を使用することが、層間の整合性の観点から望
ましい。
【0011】なお本発明で、上記遷移金属窒化物を反応
防止層に使用する場合、反応防止層を設ける際の厚さを
5〜100オングストロ−ムとすることが望ましい。こ
の理由は、上記遷移金属窒化物は導電性であるものの、
抵抗値が比較的大きいため反応防止層を厚く設けすぎる
とシリコンよりなる電極との間の抵抗が大きくなるおそ
れがあるからであり、逆に厚さ5オングストロ−ム未満
の反応防止層を設けることは極めて困難だからである。
【0012】また、本発明で絶縁膜に使用される結晶性
金属酸化物としては、Ta2 5 ,Nb2 5 ,TiO
2 ,ZrO2 ,HfO2 ,Y2 3 等の遷移金属酸化物
や、チタン酸カルシウム,チタン酸ストロンチウム,チ
タン酸ビスマス、ジルコン酸鉛等のペロブスカイト型酸
化物及びこれらの複合酸化物等を挙げることができる。
ただし遷移金属酸化物を使用する場合は、通常はこの遷
移金属酸化物を結晶化する必要があり、例えば絶縁膜の
形成後に窒素雰囲気中で650〜1000℃、10〜1
20分好ましくは15〜100分のアニ−ル等の処理を
施す。このとき、アニ−ルの条件が上述した範囲に限定
されるのは、アニ−ルの温度が低いかあるいは時間が短
いと、遷移金属酸化物が充分には結晶化されず、アニ−
ルの温度が高いかあるいは時間が長いと、遷移金属酸化
物に酸素欠乏等が生じるおそれがあるからである。さら
に、反応防止層を下部電極となるシリコン基板と絶縁膜
との間に設けるときは、アニ−ルの温度が高いかあるい
は時間が長いと、下部電極であるシリコン基板と遷移金
属酸化物とが反応防止層を通して反応してしまうおそれ
があるため、特に好ましくない。なお上記遷移金属酸化
物には、当該遷移金属よりもイオン化状態における正の
電荷数の小さい異種金属、好ましくは前記電荷数が遷移
金属よりも1小さい異種金属が最大限5atm%程度ま
で添加されてもよい。
【0013】本発明では、前記結晶性金属酸化物よりな
る絶縁膜を介して1対の電極を対向形成し、コンデンサ
部が構成される。この電極は少なくとも一方が単結晶シ
リコン、ポリシリコン等のシリコン、好ましくは比抵抗
値0.1Ω・cm以下のシリコンよりなればよく、他方
の電極については限定されない。シリコン以外に具体的
に使用可能なものとしては、Au,Pt,Cu、Ag,
Pd,Al,Wや遷移金属のシリサイド等が挙げられ、
さらに絶縁膜との密着性向上のために、絶縁膜と接する
側にTi,Ta,Mo等を配設したTi/Au,Ti/
Pt,Ta/Pt,Mo/Au等の多層の電極であって
もよい。このような電極はスパッタ法、蒸着法等により
容易に形成することができ、厚さは1μm以下であるこ
とが望ましい。また、シリコン基板をそのまま一方の電
極として使用する場合は、作動時に生じる熱応力等を考
慮すると0.3mm程度の厚さを有していることが望ま
しい。
【0014】本発明は、メモリにおける記憶保持用のキ
ャパシタやバイパスコンデンサ等のコンデンサ部を回路
中に有する電子部品全般に亘って適用することができ
る。なお、本発明を前述したような記憶保持用のキャパ
シタに採用する場合、コンデンサ部の絶縁膜にはTa2
5 ,PZT等の高い誘電率を有する結晶性金属酸化物
を用いることが好ましく、また本発明をバイパスコンデ
ンサに採用する場合は、Ta2 5 ,SrTiO3 ,B
iTiO3 等の高周波帯域(100MHz〜10GH
z)において誘電率の周波数特性が良好で、温度係数が
小さい結晶性金属酸化物を用いることが望ましい。
【0015】
【作用】本発明では、シリコンよりなる電極と結晶性金
属酸化物よりなる絶縁膜との間に反応防止層が設けられ
るので、コンデンサ部形成時における前記シリコンと結
晶性金属酸化物との反応を防止することができる。しか
も、絶縁膜が粒界を有する結晶性金属酸化物よりなるた
め、反応防止層に窒化ケイ素、炭化ケイ素及びフッ化物
を使用しても、このような成分は、結晶性金属酸化物の
粒界中に漸次拡散される。従って、電極と絶縁膜との界
面に存在する上記の成分が著しく低減されるので、コン
デンサ部の実効的な容量の低下も実用上問題とならな
い。
【0016】また、前記反応防止層に20atm%未満
の酸素を含有する遷移金属窒化物を使用する場合は、遷
移金属窒化物中に含有される酸素により、リ−ク電流増
大の原因となるコンデンサ部の絶縁膜における酸素欠乏
を補うことができる、しかもこのような遷移金属窒化物
は導電性であるうえに、遷移金属窒化物中の酸素含有量
が20atm%未満に制御されているのでこの遷移金属
窒化物中の酸素とシリコンとの反応による二酸化シリコ
ンの生成はほとんどなく、また生成した少量の二酸化シ
リコンも結晶性金属酸化物の粒界中に漸次拡散されるた
め、コンデンサ部の実効的な容量の低下が抑えられる。
【0017】さらに、コンデンサ部の絶縁膜が結晶性金
属酸化物よりなる場合、この結晶性金属酸化物に酸素欠
乏等の欠陥が存在しなければ、前記絶縁膜におけるリ−
ク電流は主として結晶性金属酸化物の粒界を通して流れ
るが、本発明では前述したように反応防止層に使用され
た成分が前記粒界中に拡散されるため、このようなリ−
ク電流を著しく低減することが可能となる。
【0018】
【実施例】以下に実施例として、本発明をスタック型の
キャパシタを有するDRAMに適用した例を実施例1〜
4に、バイパスコンデンサ等に用いられるチップ型薄膜
コンデンサに適用した例を実施例5〜14に示す。 実施例1 図1(a)〜(d)は本実施例のDRAMの製造プロセ
スの一部を示す縦断面図であり、以下図1を参照しなが
ら前記DRAMの製造プロセスを説明する。
【0019】まず、比抵抗値が10Ω・cmであり表面
が(100)面であるp型のシリコン基板(1)上を選
択的に熱酸化して、素子分離領域となる絶縁膜(2)を
形成する。続いて、素子領域上に薄い熱酸化膜及びn+
型のポリシリコン膜を成膜した後、通常のフォトリソグ
ラフィ−工程によりパタ−ニングして、ゲ−ト酸化膜
(3)及びゲ−ト電極(4)を形成する。この後、ゲ−
ト電極(4)をマスクとして素子領域に自己整合的にイ
オン注入し、n- 型のシリコンよりなるソ−ス、ドレイ
ン領域(5)を形成する(図1(a))。
【0020】次いで、CVD法によりSiO2 よりなる
層間絶縁膜(6)を全面に形成し、通常のフォトリソグ
ラフィ−工程により所定の領域にコンタクトホ−ル
(7)を形成する(図1(b))。
【0021】次に、CVD法によりn+ 型のポリシリコ
ンを全面に堆積した後、通常のフォトリソグラフィ−工
程により所望の形状にパタ−ニングして、コンデンサ部
の下部電極(8)とする。この後、下部電極(8)であ
るn+ 型のポリシリコンの表面をアンモニアガス雰囲気
中で直接熱窒化して、厚さ10オングスト−ムの窒化ケ
イ素よりなる反応防止層(9)を形成する。さらに、窒
化ケイ素よりなる反応防止層(9)の上に、CVD法に
よりTa2 5 よりなる絶縁膜(10)を形成した後、
窒素雰囲気中で700℃、30分のアニ−ルを施す(図
1(c))。なおこの絶縁膜(10)において、Ta2
5 は前述したようなアニ−ルにより結晶化されている
ことがX線回折により確認されている。
【0022】続いて、CVD法によりタングステンを全
面に堆積した後、通常のフォトリソグラフィ−工程によ
りパタ−ニングして絶縁膜(10)上に上部電極(1
1)を形成することにより、本発明におけるコンデンサ
部に相当するスタック型のキャパシタを得た(図1
(d))。この後は、通常のDRAMの製造プロセスに
準じて駆動線となる配線やパッシベ−ション膜等を形成
し、本実施例のDRAMを製造した。
【0023】一方比較例として、下部電極であるn+ 型
のポリシリコンの熱窒化により窒化ケイ素を形成しなか
った以外は全く同様にして、下部電極と絶縁膜との間に
反応防止層が設けられていないDRAMを製造した。
【0024】これらのDRAMについて、それぞれ上部
電極と下部電極との間に徐々に電界を印加し、このとき
のリ−ク電流を測定した。結果を図2に示す。図2中、
実線が本実施例のDRAMにおけるリ−ク電流、破線が
比較例のDRAMにおけるリ−ク電流である。図2から
明らかなように、本実施例のDRAMでは反応防止層を
設けたことにより、コンデンサ部におけるリ−ク電流が
著しく低減されていることが判る。またコンデンサ部の
容量についてもその低下は極めて小さいことが確認され
た。 実施例2
【0025】まず、比抵抗値が10Ω・cmであり表面
が(100)面であるp型のシリコン基板表面を熱酸化
して、素子分離領域となる絶縁膜を形成し、以下実施例
1と同様にしてゲ−ト酸化膜及びゲ−ト電極、ソ−ス、
ドレイン領域を設ける。
【0026】さらに実施例1と同様の方法により、層間
絶縁膜、下部電極、窒化ケイ素よりなる反応防止層、結
晶性のTa2 5 よりなる絶縁膜を順次形成した後、T
25 よりなる絶縁膜上に厚さ50オングストロ−ム
の窒化タンタルよりなる反応防止層を微量の酸素が存在
する雰囲気でのスパッタリング法により設ける。なお、
ガスフュ−ジョン分析法により測定された前記窒化タン
タル中の酸素含有量は、15atm%以下であった。
【0027】続いて、CVD法によりp+ 型のポリシリ
コンを全面に堆積した後、通常のフォトリソグラフィ−
工程によりパタ−ニングして上記窒化タンタルよりなる
反応防止層上に上部電極を形成することにより、本発明
におけるコンデンサ部に相当するスタック型のキャパシ
タを得た。この後は、通常のDRAMの製造プロセスに
準じて駆動線となる配線やパッシベ−ション膜等を形成
し、本実施例のDRAMを製造した。
【0028】得られたDRAMについて、実施例1と同
様にしてリ−ク電流を測定したところ、ほぼ実施例1と
同様の電界−電流特性であり、上部電極にポリシリコン
を用いても絶縁膜との間に窒化タンタルよりなる反応防
止層を設けたことにより、リ−ク電流の増大が抑制でき
ることが確認された。 実施例3
【0029】まず、比抵抗値が10Ω・cmであり表面
が(100)面であるp型のシリコン基板表面を熱酸化
して、素子分離領域となる絶縁膜を形成し、以下実施例
1と同様にしてゲ−ト酸化膜及びゲ−ト電極、ソ−ス、
ドレイン領域を設ける。
【0030】次に、CVD法によりSiO2 よりなる層
間絶縁膜を全面に形成し、通常のフォトリソグラフィ−
工程により所定の領域にコンタクトホ−ルを形成する。
次いで、前記コンタクトホ−ル内に薄い窒化チタンの層
をスパッタ法により形成した後、CVD法によりタング
ステンを全面に堆積し通常のフォトリソグラフィ−工程
により所望の形状にパタ−ニングして、コンデンサ部の
下部電極とする。さらに、前記下部電極上にスパッタ法
によりTa2 5 よりなる絶縁膜を成膜し、実施例1と
同様のアニ−ルによりTa2 5 を結晶化した後、この
絶縁膜の表面をアンモニアガス雰囲気中で直接熱窒化し
て、厚さ50オングストロ−ムの窒化タンタルよりなる
反応防止層を形成する。なお、ガスフュ−ジョン分析法
により測定された前記窒化タンタル中の酸素含有量は、
20atm%以下であった。
【0031】続いて、CVD法によりn+ 型のポリシリ
コンを全面に堆積した後、通常のフォトリソグラフィ−
工程によりパタ−ニングして窒化タンタルよりなる反応
防止層上に上部電極を形成することにより、本発明にお
けるコンデンサ部に相当するスタック型のキャパシタを
得た。この後は、通常のDRAMの製造プロセスに準じ
て駆動線となる配線やパッシベ−ション膜等を形成し、
本実施例のDRAMを製造した。
【0032】一方比較例として、Ta2 5 の熱窒化に
より窒化タンタルを形成しなかった以外は全く同様にし
て、絶縁膜と上部電極の間に反応防止層が設けられてい
ないDRAMを製造した。
【0033】これらのDRAMについて、それぞれ上部
電極と下部電極との間に徐々に電界を印加し、このとき
のリ−ク電流を測定した。結果を図3に示す。図3から
明らかなように、本実施例のDRAMでは窒化タンタル
よりなる反応防止層を設けたことにより、コンデンサ部
におけるリ−ク電流が著しく低減されていることが判
る。またコンデンサ部の容量についてもその低下は極め
て小さいことが確認された。 実施例4
【0034】下部電極と絶縁膜との間に、窒化ケイ素よ
りなる反応防止層の代わりに厚さ50オングスト−ムの
窒化チタンよりなる反応防止層を設けた以外は、実施例
1と同様のDRAMを製造した。なおこの窒化チタンよ
りなる反応防止層は、下部電極上にCVD法により酸化
チタンよりなる層を形成した後、アンモニアガス雰囲気
中で直接熱窒化することによって形成した。また、ガス
フュ−ジョン分析法により測定された前記窒化チタン中
の酸素含有量は、13atm%以下であった。
【0035】得られたDRAMについて、実施例1と同
様にしてリ−ク電流を測定したところ、ほぼ実施例1と
同様の電界−電流特性であり、リ−ク電流の小さいコン
デンサ部が形成されていることが確認された。 実施例5
【0036】図4は、本実施例のチップ型薄膜コンデン
サを示す縦断面図であり、本実施例では以下に示すよう
なプロセスにより、下部電極(12)となるn型シリコ
ンウェハ上に、窒化ケイ素よりなる反応防止層(1
3)、SrTiO3 よりなる絶縁膜(14)、及びTi
/Ptよりなる上部電極(15)を形成し、さらに下部
電極の裏面には下部電極とのコンタクトをとるためのT
i/Pt膜(16)を設け、前記チップ型薄膜コンデン
サを作製した。
【0037】まず、Asがド−プされたn型シリコンウ
ェハを1000℃のアンモニアガスに10分間晒すこと
により、n型シリコンウェハ表面に窒化ケイ素よりなる
反応防止層を形成した。この窒化ケイ素よりなる反応防
止層の厚さは、オ−ジェ分析により15オングスト−ム
であることが確認された。次いでこのn型シリコンウェ
ハ上に、RFマグネトロンスパッタ法によりSrTiO
3 よりなる絶縁膜を成膜した。なお、タ−ゲットはSr
TiO3 の焼結体で、成膜時の条件は基板温度400
℃,Ar/O2 (40sccm/10sccm)ガス雰
囲気,ガス圧0.58Pa,高周波電力400Wであ
り、成膜時間を変えることにより膜厚を調整して、それ
ぞれ膜厚が1000、1500、2000、2500オ
ングストロ−ムの4種類を得た。
【0038】次に得られた絶縁膜上に、スパッタ法によ
りTi及びPtをそれぞれ700,2000オングスト
ロ−ムずつ堆積した。また、下部電極とのコンタクトを
とるため、n型シリコンウェハの裏面にもTi/Pt膜
を同様に700,2000オングストロ−ムずつ堆積し
た。さらに、絶縁膜上に堆積されたTi/Ptをフォト
リソグラフィ−工程により所定のパタ−ンにエッチング
して、1mm×2mmの上部電極を形成した。この後、
上述したような絶縁膜、上部電極等が形成されたn型シ
リコンウェハをダイシングして、概略1mm×2mmの
本実施例のチップ型薄膜コンデンサを4種類作製した。
【0039】これらのチップ型薄膜コンデンサにおい
て、下部電極であるn型シリコンウェハの表面近傍を断
面透過電子顕微鏡で観察したところ、いずれも二酸化シ
リコンの生成は全く確認されなかった。従って前記チッ
プ型薄膜コンデンサでは、下部電極のシリコンとSrT
iO3 との反応に起因する絶縁膜でのリ−ク電流の増大
が抑えられているものと考えられる。またSrTiO3
よりなる絶縁膜においては、窒化ケイ素よりなる反応防
止層の近傍でSrTiO3 の粒界中に少量の非晶質化合
物が観察され、前記反応防止層中の成分が前記粒界中に
拡散されていることが確認された。さらに、SrTiO
3 よりなる絶縁膜の膜厚が2000オングストロ−ムで
ある上記チップ型薄膜コンデンサについて、容量値とそ
の周波数依存性を測定した。結果を図5に示す。図5に
示されたように、このチップ型薄膜コンデンサでは高い
容量値及び優れた周波数特性が得られている。
【0040】一方比較例として、n型シリコンウェハ表
面に窒化ケイ素を形成しなかった以外は全く同様にし
て、下部電極であるn型シリコンウェハと絶縁膜との間
に反応防止層が設けられていないチップ型薄膜コンデン
サを作製した。このチップ型薄膜コンデンサでは、断面
透過電子顕微鏡によりn型シリコンウェハと絶縁膜との
界面に、厚さ50オングストロ−ム程度の二酸化シリコ
ンの層が観察された。また、絶縁膜の膜厚が2000オ
ングストロ−ムであるときの容量は5nFであり、前述
したような二酸化シリコンの層の生成により著しく容量
が低下していた。 実施例6
【0041】下部電極であるn型シリコンウェハと絶縁
膜との間に、RTA(ラピッド・サ−マル・アニ−ル)
法により厚さ約6オングストロ−ムの窒化ケイ素よりな
る反応防止層を形成し、上部電極の大きさを1mm×1
mmとした以外は実施例5と同様にして、概略1mm×
1mmのチップ型薄膜コンデンサを作製した。
【0042】このチップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って前記チップ型薄膜コンデ
ンサでは、シリコンよりなる電極とSrTiO3 との反
応に起因する絶縁膜でのリ−ク電流の増大が抑えられて
いるものと考えられる。またSrTiO3 よりなる絶縁
膜においては、窒化ケイ素よりなる反応防止層の近傍で
SrTiO3 の粒界中に少量の非晶質化合物が観察さ
れ、前記反応防止層中の成分が前記粒界中に拡散されて
いることが確認された。次いで、SrTiO3 よりなる
絶縁膜の膜厚が2500オングストロ−ムであるチップ
型薄膜コンデンサについて、容量を測定したところ、約
7nFと充分な値が得られていた。さらに図6は、前記
チップ型薄膜コンデンサの容量の周波数特性を示す特性
図であるが、このチップ型薄膜コンデンサは図示された
通り優れた周波数特性を有している。 実施例7
【0043】本実施例では、SrTiO3 よりなる絶縁
膜をゾル・ゲル法により成膜した以外は実施例5と全く
同様にして、概略1mm×2mmのチップ型薄膜コンデ
ンサを作製した。なお、SrTiO3 よりなる絶縁膜の
成膜に当たっては、チタンブトキシド及びストロンチウ
ムメトキシエトキシドの混合溶液を塗布した後、500
℃の熱処理を施す工程を5回繰り返して、絶縁膜の膜厚
は2000オングストロ−ムとした。
【0044】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、窒化ケイ素よりな
る反応防止層の近傍でSrTiO3 の粒界中に少量の非
晶質化合物が観察され、前記反応防止層中の成分が前記
粒界中に拡散されていることが確認された。さらにこの
チップ型薄膜コンデンサについて、容量値とその周波数
依存性を測定した結果を図7に示す。図7に示されたよ
うに、本実施例のチップ型薄膜コンデンサでも高い容量
値及び優れた周波数特性が得られている。 実施例8
【0045】本実施例では、SrTiO3 よりなる絶縁
膜をCVD法により成膜した以外は実施例5と全く同様
にして、概略1mm×2mmのチップ型薄膜コンデンサ
を作製した。なお、SrTiO3 よりなる絶縁膜の成膜
に当たっては、Sr(C11192 2 及びTi(C3
7 O)4 を原料ガスとして、ガス温度がそれぞれ22
0℃,50℃、ガス流量がそれぞれ400sccm,5
0sccm、また基板温度が600℃の成膜条件で、2
000オングストロ−ムの膜厚の絶縁膜を形成した。
【0046】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、窒化ケイ素よりな
る反応防止層の近傍でSrTiO3 の粒界中に少量の非
晶質化合物が観察され、前記反応防止層中の成分が前記
粒界中に拡散されていることが確認された。さらにこの
チップ型薄膜コンデンサについて、容量値とその周波数
依存性を測定した結果を図8に示す。図8に示されたよ
うに、本実施例のチップ型薄膜コンデンサでも高い容量
値及び優れた周波数特性が得られている。 実施例9
【0047】n型シリコンウェハを1000℃のアンモ
ニアガスに10分間晒して表面に窒化ケイ素よりなる反
応防止層を形成する代わりに、1000℃のメタンガス
に10分間晒して表面に炭化ケイ素よりなる反応防止層
を形成した以外は実施例5と全く同様にして、概略1m
m×2mmのチップ型薄膜コンデンサを作製した。な
お、この炭化ケイ素よりなる反応防止層の厚さは、オ−
ジェ分析により13オングストロ−ムであることが確認
された。
【0048】このチップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って前記チップ型薄膜コンデ
ンサでは、シリコンよりなる電極とSrTiO3 との反
応に起因する絶縁膜でのリ−ク電流の増大が抑えられて
いるものと考えられる。またSrTiO3 よりなる絶縁
膜においては、炭化ケイ素よりなる反応防止層の近傍で
SrTiO3 の粒界中に少量の非晶質化合物が観察さ
れ、前記反応防止層中の成分が前記粒界中に拡散されて
いることが確認された。さらに、SrTiO3 よりなる
絶縁膜の膜厚が2000オングストロ−ムであるチップ
型薄膜コンデンサについて、容量値とその周波数依存性
を測定した結果を図9に示す。図9に示されたように、
本実施例のチップ型薄膜コンデンサでも高い容量値及び
優れた周波数特性が得られている。 実施例10
【0049】本実施例では、SrTiO3 よりなる絶縁
膜をゾル・ゲル法により成膜した以外は実施例9と全く
同様にして、概略1mm×2mmのチップ型薄膜コンデ
ンサを作製した。なお、ゾル・ゲル法による絶縁膜の成
膜は実施例7での工程に準じて行ない、膜厚は実施例7
と同様に2000オングストロ−ムとした。
【0050】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、炭化ケイ素よりな
る反応防止層の近傍でSrTiO3 の粒界中に少量の非
晶質化合物が観察され、前記反応防止層中の成分が前記
粒界中に拡散されていることが確認された。さらにこの
チップ型薄膜コンデンサについて、容量値とその周波数
依存性を測定した結果を図10に示す。図10に示され
たように、本実施例のチップ型薄膜コンデンサでも高い
容量値及び優れた周波数特性が得られている。 実施例11
【0051】本実施例では、SrTiO3 よりなる絶縁
膜をCVD法により成膜した以外は実施例9と全く同様
にして、概略1mm×2mmのチップ型薄膜コンデンサ
を作製した。なお、CVD法による絶縁膜の成膜は実施
例8での工程に準じて行ない、膜厚は実施例8と同様に
2000オングストロ−ムとした。
【0052】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、炭化ケイ素よりな
る反応防止層の近傍でSrTiO3 の粒界中に少量の非
晶質化合物が観察され、前記反応防止層中の成分が前記
粒界中に拡散されていることが確認された。さらにこの
チップ型薄膜コンデンサについて、容量値とその周波数
依存性を測定した結果を図11に示す。図11に示され
たように、本実施例のチップ型薄膜コンデンサでも高い
容量値及び優れた周波数特性が得られている。 実施例12
【0053】n型シリコンウェハを1000℃のアンモ
ニアガスに10分間晒して表面に窒化ケイ素よりなる反
応防止層を形成する代わりに、n型シリコンウェハ上に
スパッタ法によりフッ化物(CaF2 )よりなる反応防
止層を形成した以外は実施例5と全く同様にして、概略
1mm×2mmのチップ型薄膜コンデンサを作製した。
なお、このフッ化物よりなる反応防止層の厚さは、オ−
ジェ分析により15オングストロ−ムであることが確認
された。
【0054】このチップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って前記チップ型薄膜コンデ
ンサでは、シリコンよりなる電極とSrTiO3 との反
応に起因する絶縁膜でのリ−ク電流の増大が抑えられて
いるものと考えられる。またSrTiO3 よりなる絶縁
膜においては、フッ化物よりなる反応防止層の近傍でS
rTiO3 の粒界中に少量の非晶質化合物が観察され、
前記反応防止層中の成分が前記粒界中に拡散されている
ことが確認された。さらに、SrTiO3 よりなる絶縁
膜の膜厚が2000オングストロ−ムであるチップ型薄
膜コンデンサについて、容量値とその周波数依存性を測
定した結果を図12に示す。図12に示されたように、
本実施例のチップ型薄膜コンデンサでも高い容量値及び
優れた周波数特性が得られている。なお本実施例では、
フッ化物としてCaF2 を使用したが、この他LiF等
を使用しても同様の特性を得ることができる。 実施例13
【0055】本実施例では、SrTiO3 よりなる絶縁
膜をゾル・ゲル法により成膜した以外は実施例12と全
く同様にして、概略1mm×2mmのチップ型薄膜コン
デンサを作製した。なお、ゾル・ゲル法による絶縁膜の
成膜は実施例7での工程に準じて行ない、膜厚は実施例
7と同様に2000オングストロ−ムとした。
【0056】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、フッ化物よりなる
反応防止層の近傍でSrTiO3 の粒界中に少量の非晶
質化合物が観察され、前記反応防止層中の成分が前記粒
界中に拡散されていることが確認された。さらにこのチ
ップ型薄膜コンデンサについて、容量値とその周波数依
存性を測定した結果を図13に示す。図13に示された
ように、本実施例のチップ型薄膜コンデンサでも高い容
量値及び優れた周波数特性が得られている。 実施例14
【0057】本実施例では、SrTiO3 よりなる絶縁
膜をCVD法により成膜した以外は実施例12と全く同
様にして、概略1mm×2mmのチップ型薄膜コンデン
サを作製した。なお、CVD法による絶縁膜の成膜は実
施例8での工程に準じて行ない、膜厚は実施例8と同様
に2000オングストロ−ムとした。
【0058】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、フッ化物よりなる
反応防止層の近傍でSrTiO3 の粒界中に少量の非晶
質化合物が観察され、前記反応防止層中の成分が前記粒
界中に拡散されていることが確認された。さらにこのチ
ップ型薄膜コンデンサについて、容量値とその周波数依
存性を測定した結果を図14に示す。図14に示された
ように、本実施例のチップ型薄膜コンデンサでも高い容
量値及び優れた周波数特性が得られている。
【0059】
【発明の効果】以上詳述したように、本発明の電子部品
は大容量でリ−ク電流が小さいコンデンサ部を備えてお
り、その工業的価値は大なるものがある。
【図面の簡単な説明】
【図1】 (a)〜(d)は本発明の1実施例であるD
RAMの製造プロセスの一部を示す縦断面図。
【図2】 本発明の1実施例であるDRAMにおけるコ
ンデンサ部でのリ−ク電流を示す電界−電流特性図。
【図3】 本発明の他の実施例であるDRAMにおける
コンデンサ部でのリ−ク電流を示す電界−電流特性図。
【図4】 本発明の実施例で作製されるチップ型薄膜コ
ンデンサの縦断面図。
【図5】 下部電極と絶縁膜との間に窒化ケイ素よりな
る反応防止層が設けられたチップ型薄膜コンデンサにお
ける容量の周波数特性図。
【図6】 下部電極と絶縁膜との間にRTA法により窒
化ケイ素よりなる反応防止層が設けられたチップ型薄膜
コンデンサにおける容量の周波数特性図。
【図7】 下部電極と絶縁膜との間に窒化ケイ素よりな
る反応防止層が設けられた他のチップ型薄膜コンデンサ
における容量の周波数特性図。
【図8】 下部電極と絶縁膜との間に窒化ケイ素よりな
る反応防止層が設けられたさらに別のチップ型薄膜コン
デンサにおける容量の周波数特性図。
【図9】 下部電極と絶縁膜との間に炭化ケイ素よりな
る反応防止層が設けられたチップ型薄膜コンデンサにお
ける容量の周波数特性図。
【図10】 下部電極と絶縁膜との間に炭化ケイ素より
なる反応防止層が設けられた他のチップ型薄膜コンデン
サにおける容量の周波数特性図。
【図11】 下部電極と絶縁膜との間に炭化ケイ素より
なる反応防止層が設けられたさらに別のチップ型薄膜コ
ンデンサにおける容量の周波数特性図。
【図12】 下部電極と絶縁膜との間にフッ化物よりな
る反応防止層が設けられたチップ型薄膜コンデンサにお
ける容量の周波数特性図。
【図13】 下部電極と絶縁膜との間にフッ化物よりな
る反応防止層が設けられた他のチップ型薄膜コンデンサ
における容量の周波数特性図。
【図14】 下部電極と絶縁膜との間にフッ化物よりな
る反応防止層が設けられたさらに別のチップ型薄膜コン
デンサにおける容量の周波数特性図。
【符号の説明】
1…シリコン基板、 8,12…下部電極、 9,13…反応防止層、 10,14…絶縁膜、 11,15…上部電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 齋田 繁彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】結晶性金属酸化物を絶縁膜としたコンデン
    サ部を有する電子部品において、前記絶縁膜を介して対
    向配置された1対の電極の少なくとも一方がシリコンよ
    りなり、このシリコンよりなる電極と前記絶縁膜との間
    に窒化ケイ素、炭化ケイ素及びフッ化物からなる群より
    選ばれた少なくとも1種を介在せしめたことを特徴とす
    る電子部品。
  2. 【請求項2】結晶性金属酸化物を絶縁膜としたコンデン
    サ部を有する電子部品において、前記絶縁膜を介して対
    向配置された1対の電極の少なくとも一方がシリコンよ
    りなり、このシリコンよりなる電極と前記絶縁膜との間
    に20atm%未満の酸素を含有する遷移金属窒化物を
    介在せしめたことを特徴とする電子部品。
JP4150254A 1992-06-10 1992-06-10 電子部品 Pending JPH05343639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4150254A JPH05343639A (ja) 1992-06-10 1992-06-10 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4150254A JPH05343639A (ja) 1992-06-10 1992-06-10 電子部品

Publications (1)

Publication Number Publication Date
JPH05343639A true JPH05343639A (ja) 1993-12-24

Family

ID=15492928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4150254A Pending JPH05343639A (ja) 1992-06-10 1992-06-10 電子部品

Country Status (1)

Country Link
JP (1) JPH05343639A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053253A (ja) * 1999-07-02 2001-02-23 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のキャパシタ及びその製造方法
US7326989B2 (en) 2002-08-29 2008-02-05 Fujitsu Limited Thin film capacitor and its manufacture method
US11031460B2 (en) 2019-02-20 2021-06-08 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053253A (ja) * 1999-07-02 2001-02-23 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のキャパシタ及びその製造方法
US7326989B2 (en) 2002-08-29 2008-02-05 Fujitsu Limited Thin film capacitor and its manufacture method
US11031460B2 (en) 2019-02-20 2021-06-08 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5882946A (en) High-permittivity thin film capacitor for a semiconductor integrated circuit and a fabrication method thereof
US5729054A (en) Conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5851896A (en) Conductive exotic-nitride barrier layer for high-dielectric-constant material electrodes
US7544987B2 (en) High-k dielectric materials and processes for manufacturing them
US5793057A (en) Conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes
US6156599A (en) Method of making a semiconductor device with capacitor
EP0971392B1 (en) Capacitor for an intergrated circuit and its fabrication method
US6596583B2 (en) Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6610549B1 (en) Amorphous barrier layer in a ferroelectric memory cell
US6468875B2 (en) Fabrication method of capacitor for integrated circuit
JP3319994B2 (ja) 半導体記憶素子
JP3396131B2 (ja) 半導体装置およびその製造方法
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
KR100285066B1 (ko) 고유전체 물질을 갖는 커패시터의 형성방법
KR100522756B1 (ko) 크롬이 함유된 확산장벽층을 구비하는 반도체소자 및 그제조 방법
US20030132474A1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR20000045865A (ko) 플러그를 갖는 커패시터의 하부전극 형성방법
JPH05343639A (ja) 電子部品
JPH06232344A (ja) 半導体装置のキャパシタ
KR100293721B1 (ko) 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법
US20040150108A1 (en) Low resistance barrier for a microelectronic component and method for fabricating the same
JPH08236719A (ja) 白金薄膜、半導体装置及びそれらの製造方法
JPH10335581A (ja) 半導体装置およびその製造方法
JPH0637257A (ja) 半導体装置の製造方法
JPH07273220A (ja) キャパシタ形成方法