JP3854925B2 - 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子 - Google Patents

五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子 Download PDF

Info

Publication number
JP3854925B2
JP3854925B2 JP2002346100A JP2002346100A JP3854925B2 JP 3854925 B2 JP3854925 B2 JP 3854925B2 JP 2002346100 A JP2002346100 A JP 2002346100A JP 2002346100 A JP2002346100 A JP 2002346100A JP 3854925 B2 JP3854925 B2 JP 3854925B2
Authority
JP
Japan
Prior art keywords
film
aluminum oxide
oxide film
tantalum pentoxide
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002346100A
Other languages
English (en)
Other versions
JP2003229426A (ja
Inventor
光 ▲チョル▼ 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003229426A publication Critical patent/JP2003229426A/ja
Application granted granted Critical
Publication of JP3854925B2 publication Critical patent/JP3854925B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子に関し、特に、誘電定数が大きく且つ化学量論的に安定した（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を製造し、このような（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を適用した半導体素子に関する。
【０００２】
【従来の技術】
一般に、不揮発性メモリ素子のフラッシュメモリ素子のセルトランジスタは、フローティングゲートとコントロールゲートとの間の誘電体膜(dielectric film)としてＯＮＯ(oxide-nitride-oxide)構造が広く用いられている。フローティングゲートはオーバードープされたポリシリコン層を使用しているが、このようなフローティング上に熱酸化法でＯＮＯ構造の下部酸化膜を成長させる際の高濃度の不純物成分に起因して、ＯＮＯ誘電体膜は高い欠陥密度で特性が低下するうえ、酸化膜の膜厚不均一性のために厚さを減少させることが難しい。従って、ＯＮＯ誘電体膜は次世代フラッシュメモリ製品に必要な充電容量の確保に限界を示している。
【０００３】
このような限界を克服するために、主に２５６Ｍ以上のＤＲＡＭ製品に用いられているＴａ２Ｏ５膜をフラッシュメモリ素子の誘電体膜として適用しようとする研究が行われている。
【０００４】
ところが、Ｔａ２Ｏ５膜は不安定な化学量論比(stoichiometry)を有しているため、ＴａとＯの組成比差に起因した置換性Ｔａ原子、即ち酸素空孔原子(oxygen vacancy atom)がＴａ２Ｏ５膜内に存在する。Ｔａ２Ｏ５膜は物質自体の不安定な化学的組成のため、その膜内には酸素空孔状態の置換型Ｔａ原子が常に局部的に存在するほかない。従って、Ｔａ２Ｏ５膜固有の不安定な化学量論比を安定化させて漏洩電流を防止する目的で、膜内に残存している置換型Ｔａ原子を酸化させるための別途の酸化工程を必要とする。そして、膜の形成時にＴａ２Ｏ５膜の前駆体（前駆体とは、ある物質を得るための前段階の物質）、即ちＴａ(ＯＣ２Ｈ５)５の有機物とＯ２ガスまたはＮ２Ｏガスとの反応によって不純物のＣ、ＣＨ４、Ｃ２Ｈ４などの炭素化合物及び水（Ｈ２Ｏ）も共に存在する。結局、Ｔａ２Ｏ５膜内に不純物として存在する炭素原子、イオン及びラジカルによってセルトランジスタのフローティングゲートからの誘電体膜を介した漏洩電流が増加し、誘電特性(dielectric characteristics)が劣化するという問題を内包している。このような理由で、Ｔａ２Ｏ５膜を不揮発性メモリ素子のフラッシュメモリ素子のセルトランジスタの誘電体膜として適用するにはいろいろな課題を解決しなければならない。
【０００５】
【発明が解決しようとする課題】
従って、本発明の目的は、Ｔａ２Ｏ５膜の有している問題点を解決し且つＴａ２Ｏ５膜より誘電定数値の大きい（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を製造する方法を提供することにある。
【０００６】
本発明の他の目的は、誘電定数が大きく且つ化学量論的に安定した（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜をフラッシュメモリのセルトランジスタに適用してセルトランジスタの電気的特性及び信頼性を向上させ、次世代フラッシュメモリを実現することにある。
【０００７】
本発明のさらに他の目的は、ＤＲＡＭのキャパシタまたはＤＲＡＭのトランジスタに適用しているＴａ２Ｏ５膜の代りに、誘電定数が大きく且つ化学量論的に安定した（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を適用して素子の電気的特性及び信頼性を向上させ、素子の高集積化を実現することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するための本発明の実施例に係る五酸化タンタル−アルミニウム膜の製造方法は、下部層を形成する段階と、前記下部層の表面を第１窒化処理する段階と、Ｔａ成分の化学蒸気、Ａｌ成分の化学蒸気及び過剰Ｏ２ガスを用いて前記下部層上に非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を形成する段階と、前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を熱処理して結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を形成する段階と、前記結晶質（Ｔａ ２ Ｏ ５ ） １ - ｘ −（Ａｌ ２ Ｏ ３ ） ｘ 膜表面を第２窒化処理する段階と、を含んでなる。
【０００９】
前記において、前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を形成する前に、前記第１窒化処理された下部層を洗浄する段階と、前記洗浄された下部層上に窒化膜を形成する段階とをさらに含む。このような段階において、前記第１窒化処理段階及び前記窒化膜形成段階のいずれか一段階を省略することができる。
【００１０】
前記において、前記Ｔａ成分の化学蒸気は、ＭＦＣ（マスフローコントローラ）のような流量調節器を介して蒸気器または蒸発管へ供給された一定量のＴａ前駆体を蒸発させて得られる。前記Ａｌ成分の化学蒸気はＭＦＣのような流量調節器を介して蒸発器または蒸発管へ供給された一定量のＡｌ前駆体を蒸発させて得られる。前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜は、前記Ｔａ成分の化学蒸気と前記Ａｌ成分の化学蒸気から、Ａｌ／Ｔａ＝０.０１以上、且つ０.５以下のモル比として反応ガスの前記過剰Ｏ２ガスと共に低圧化学気相蒸着チャンバー内で表面化学反応を誘導して形成する。
【００１１】
前記において、熱処理は低温熱処理及び高温熱処理からなる。前記低温熱処理は、前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜内に存在する酸素空孔原子の置換型Ｔａ原子及び反応副産物のＣ、ＣＨ４、Ｃ２Ｈ４などの炭素化合物を酸化させ、結合力を強化させてＴａ２Ｏ５膜の不安定な化学量論比を安定化させるために実施する。前記高温熱処理は、前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜内に存在する炭素化合物のような不純物を除去すると共に前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を結晶化させるために実施する。
【００１２】
また、上記目的を達成するための本発明の半導体素子は、下部層のフローティングゲートと上部層のコントロールゲートとの間に誘電体膜が形成された構造を有するフラッシュメモリのセルトランジスタ、下部層の半導体基板と上部層のゲート電極との間にゲート絶縁膜が形成された構造を有するＤＲＡＭのトランジスタ、及び下部層の下部電極と上部層の上部電極との間に誘電体膜が形成された構造を有するＤＲＡＭのキャパシタのそれぞれにおいて、前記誘電体膜またはゲート絶縁膜として（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜が適用される。
【００１３】
【発明の実施の形態】
以下、本発明を添付図に基づいて詳細に説明する。
【００１４】
図１乃至図７は本発明の実施例に係る五酸化タンタル−酸化アルミニウム膜の製造方法を説明するための素子の断面図である。
【００１５】
図１を参照すると、半導体素子の製造工程によって誘電体膜が形成された下部層１１を形成する。誘電体膜蒸着工程及び後続熱工程の際、下部層１１と誘電体膜との界面に、膜質が悪く且つ４以下の低い誘電定数を有するＳｉＯ２膜が生成されることを防止するために、下部層１１の表面を窒化処理(nitridation treatment)する。
【００１６】
前記において、下部層１１の表面窒化処理には幾つかの方法がある。
【００１７】
一つ目、下部層１１の表面窒化処理はＮＨ３ガス雰囲気またはＮ２／Ｈ２ガス雰囲気中、２００℃以上、且つ５００℃以下の温度で１分以上、且つ１０分間以下でプラズマを用いてインシチュー(in-situ)またはエクスシチュー(ex-situ)にて実施する。
【００１８】
二つ目、下部層１１の表面窒化処理はＮＨ３ガス雰囲気中、７００℃以上、且つ９００℃以下の温度で１分以上、且つ３０分間以下で急速熱窒化(rapid thermal nitridation;ＲＴＮ)工程を用いてインシチューまたはエクスシチューにて実施する。
【００１９】
三つ目、下部層１１の表面窒化処理はＮＨ３ガス雰囲気、５５０℃以上、且つ８００℃以下の温度でファーネス(furnace)を用いてインシチューまたはエクスシチューにて実施する。
【００２０】
図２を参照すると、窒化処理された下部層１１を洗浄するが、洗浄工程はＨＦ化合物またはＮＨ４ＯＨ溶液またはＨ２ＳＯ４溶液などの化合物を用いて実施する。ＨＦ化合物は下部層１１の表面に生成された自然酸化膜を除去する目的で使用し、ＮＨ４ＯＨ溶液またはＨ２ＳＯ４溶液などの化合物は均一性(uniformity)を向上させる目的で使用する。
【００２１】
図３を参照すると、誘電体膜蒸着工程及び後続熱工程の際、下部層１１と誘電体膜との界面に、膜質が悪く且つ４以下の低い誘電定数を有するＳｉＯ２膜が生成されることをさらに防止するために、下部層１１の表面に５Å以上、且つ３０Å以下の厚さで窒化膜１２を形成する。
【００２２】
図４を参照すると、Ｔａ成分の化学蒸気、Ａｌ成分の化学蒸気及び過剰Ｏ２ガスを用いて、低圧化学気相蒸着（ＬＰＣＶＤ）チャンバー内で表面化学反応を誘導して非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３を形成する。
【００２３】
前記において、Ｔａ成分の化学蒸気は、ＭＦＣ(mass flow controller；マスフローコントローラ)のような流量調節器を介して蒸発器(evaporizer)または蒸発管(evaporation tube)へ供給された一定量のＴａ前駆体を蒸発させて得られる。Ｔａ成分の化学蒸気を得るためのＴａ前駆体は、いろいろの種類があり、種類によって蒸発温度及び蒸発条件に若干の差異がある。Ｔａ前駆体がタンタルエチラート(tantalum ethylate；Ｔａ(ＯＣ２Ｈ５)５)の場合、蒸発温度は１４０℃以上、且つ２００℃以下の温度範囲とする。
【００２４】
Ａｌ成分の化学蒸気は、ＭＦＣのような流量調節器を介して蒸発器または蒸発管へ供給された一定量のＡｌ前駆体を蒸発させて得られる。Ａｌ成分の化学蒸気を得るためのＡｌ前駆体は、いろいろの種類があり、種類によって蒸発温度及び蒸発条件に若干の差異がある。Ａｌ前駆体がアルミニウムエチラート(aluminum ethylate；Ａｌ(ＯＣ２Ｈ５)３)の場合、蒸発温度は１５０℃以上、且つ２５０℃以下の温度範囲とする。
【００２５】
Ｔａ成分の化学蒸気及びＡｌ成分の化学蒸気は、Ａｌ／Ｔａ＝０.０１以上、且つ０.５以下のモル比(mole ratio)にて反応ガスの過剰Ｏ２ガスと共に低圧化学気相蒸着チャンバー内で表面化学反応を誘導して非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３を得る。
【００２６】
図５を参照すると、非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３内に存在する酸素空孔原子の置換型原子及び反応副産物のＣ、ＣＨ４、Ｃ２Ｈ４などの炭素化合物を効果的に酸化させ、結合力を強化させてＴａ２Ｏ５膜の不安定な化学量論比を安定化させる目的で低温熱処理を実施する。
【００２７】
前記において、低温熱処理はインシチューとし、３００℃以上、且つ６００℃以下の温度でプラズマまたはＵＶ−Ｏ３を用いて実施する。プラズマ低温熱処理はＮ２Ｏガス雰囲気またはＯ２ガス雰囲気中で行う。
【００２８】
図６を参照すると、非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３内に存在する炭素化合物のような不純物を除去するとともに非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３を結晶化させるために高温熱処理を実施し、これにより既存のＴａ２Ｏ５膜より誘電定数が大きく且つ化学量論的に安定した結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０が得られる。
【００２９】
前記において、高温熱処理はＮ２Ｏガス、Ｏ２ガスまたはＮ２ガス雰囲気中、７００℃以上、且つ９５０℃以下の温度で約５分以上、且つ６０分間以下でファーネス(furnace)または急速熱工程(rapid thermal process;ＲＴＰ)を用いてインシチューまたはエクスシチューにて実施する。
【００３０】
図７を参照すると、後続の工程で形成される上部層（図示せず）と結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０との界面に、膜質が悪く且つ４以下の低い誘電定数を有するＳｉＯ２膜が生成されることを防止するために、結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０の表面を窒化処理する。
【００３１】
前記において、結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０の表面窒化処理は、ＮＨ３ガス雰囲気またはＮ２／Ｈ２ガス雰囲気中、２００℃以上、且つ５００℃以下の温度でプラズマを用いてインシチューまたはエクスシチューにて実施する。また、前記高温熱処理の後にも結晶化せずに残っている部分を完全に結晶化させるために、結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０の表面窒化処理をＮＨ３ガス雰囲気中、７００℃以上、且つ９５０℃以下の温度、好ましくは５５０℃以上、且つ９００℃以下の温度でファーネスまたは急速熱窒化(rapid thermal nitridation；ＲＴＮ)を用いてインシチューまたはエクスシチューにて実施することができる。
【００３２】
図１ないし図７を参照して説明した本発明の（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜の製造方法は好適な実施例であるが、下部層１１と（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０との界面に、膜質が悪く且つ4以下の低い誘電定数を有するＳｉＯ２膜が生成されることを防止するために実施される下部層１１の表面窒化処理段階及び窒化膜１２形成段階のいずれか一段階を省略することができる。
【００３３】
次に、上述した本発明の方法によって製造される（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜の特性を説明する。
【００３４】
本発明では、低圧化学気相蒸着（ＬＰＣＶＤ）法を用いて非晶質(amorphous)Ｔａ２Ｏ５膜を蒸着する際、既存の方法とは異なり、Ａｌ成分を添加して誘電率の大きい（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜（０.０１≦ｘ≦０.５）を表面化学反応によって得ることができる。（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜の誘電率は約４０程度である。特に、（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜は、ペロブスカイト(perovskite)型構造をしているＡｌ２Ｏ３が膜の内部でＴａ２Ｏ５と共有結合されているので、構造的にも安定している。
【００３５】
一方、Ｔａ２Ｏ５自体の不安定な組成に起因して（Ｔａ２Ｏ５）１−ｘ−（Ａｌ２Ｏ３）ｘ膜内には酸素空孔状態の置換型Ｔａ原子が部分的に存在する可能性がある。ところが、このような（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜の酸素空孔の数はＡｌ２Ｏ３誘電体成分の含量と結合の度合いによって多少の差はありうるが、純粋なＴａ２Ｏ５膜として存在する時より一層少なくなる。従って、（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を形成したとき、漏洩電流の水準がＴａ２Ｏ５膜内に比べて相対的に低くなる。
【００３６】
また、本発明では、（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を蒸着し後続の高温熱処理工程を経ながら、下部層と（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜との界面に低誘電酸化膜が形成されることを防止するために、プラズマ及び急速熱工程ＲＴＰを用いた表面窒化技術を（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜蒸着の前処理工程に適用することにより、界面酸化を効果的に抑制することができるため、（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜の等価酸化膜の厚さＴｏｘを制御することができ、不均一な酸化膜の形成による漏洩電流発生を防止することができる。また、Ｎ２Ｏ雰囲気中における高温熱処理過程では、薄膜内の反応副産物として存在するＣ、ＣＨ４、Ｃ２Ｈ４などの揮発性炭素化合物と活性酸素によって酸化した未結合炭素ＣがＣＯまたはＣＯ２のような揮発性ガス状態で除去されるため、膜内不純物による漏洩電流を効果的に防止することができる。特に、高温熱処理によって非晶質の（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜が結晶化することにより、膜が緻密化(densification)されて誘電率が大幅向上する。結果的に、以上のような蒸着前処理及び後続熱処理技術を使用する場合、膜質が大きく改善されることにより、誘電特性に優れた（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を得ることができる。
【００３７】
誘電体膜を必要とする全ての半導体素子にかかる特性を有する（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を適用する場合、素子の信頼性を向上させることができ、電気的特性を向上させることができ、素子の高集積化を実現することができる。図８は前述した本発明の方法によって製造された（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を様々な半導体素子に適用した場合を説明するために示す断面図である。
【００３８】
図８に示されている構造がフラッシュメモリのセルトランジスタである場合、下部層１１はフローティングゲートになり、結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０は誘電体膜になり、上部層２００はコントロールゲートになる。フローティングゲートの下部層１１とコントロールゲートの上部層２００はドープトポリシリコンで形成するか、或いはＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＴｉＮなどのような金属系物質の少なくともいずれか一つを使用して形成する。コントロールゲートとしての上部層２００を金属系物質で形成する場合、セルトランジスタの電気的特性の劣化を防止するために、金属系物質を１００〜６００Åの厚さに蒸着した後、その上部に緩衝層(buffer layer)としてドープトポリシリコンを蒸着して積層構造で形成したりする。
【００３９】
図８に示されている構造がＤＲＡＭのトランジスタである場合、下部層１１は半導体基板になり、（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０はゲート絶縁膜になり、上部層２００はゲート電極になる。ゲート電極としての上部層２００はドープトポリシリコンで形成するか、或いはＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＴｉＮなどのような金属系物質の少なくともいずれか一つを使用して形成する。コントロールゲートとしての上部層２００を金属系物質で形成する場合、セルトランジスタの電気的特性の劣化を防止するために、金属系物質を１００〜６００Åの厚さに蒸着した後、その上部に緩衝層としてドープトポリシリコンを蒸着して積層構造で形成したりもする。
【００４０】
図８に示されている構造がＤＲＡＭのキャパシタである場合、下部層１１は下部電極になり、（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜１３０はキャパシタ誘電体膜になり、上部層２００は上部電極になる。下部電極の下部層１１と上部電極の上部層２００はドープトポリシリコンで形成するか、或いはＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＴｉＮなどのような金属系物質の少なくともいずれか一つを使用して形成する。上部電極としての上部層２００を金属系物質で形成する場合、キャパシタの電気的特性の劣化を防止するために、金属系物質を１００〜６００Åの厚さに蒸着した後、その上部に緩衝層としてドープトポリシリコンを蒸着して積層構造で形成したりもする。
【００４１】
上述したフラッシュメモリのセルトランジスタ、ＤＲＡＭのトランジスタ及びＤＲＡＭのキャパシタ以外にも、高い誘電定数を有する膜を必要とする全ての半導体素子に、本発明の方法で製造される（Ｔａ２Ｏ５）１−ｘ−（Ａｌ２Ｏ３）ｘ膜１３０を適用することができる。
【００４２】
【発明の効果】
以上述べたように、本発明の製造方法によって誘電定数が大きく且つ化学量論的に安定した（Ｔａ２Ｏ５）１−ｘ−（Ａｌ２Ｏ３）ｘ膜を得ることができるため、誘電率約４〜５の従来のＯＮＯ誘電体膜及び誘電率約２５の従来のＴａ２Ｏ５誘電体膜を用いたフラッシュメモリのセルトランジスタまたはＤＲＡＭのキャパシタより大きい充電容量を得ることが出来る。
【００４３】
また、（Ｔａ２Ｏ５）１−ｘ−（Ａｌ２Ｏ３）ｘ膜は、誘電率が大きいから、電荷を蓄える下部層の面積を増加させるために複雑な３次元構造のモジュールを必要としない。従って、下部層モジュール形成工程が簡単なスタック構造であるとしても、十分な充電容量を得ることができるため、単位工数を減らすことができ、単位工程時間が短くて生産コストを節減することができる。
【００４４】
また、（Ｔａ２Ｏ５）１−ｘ−（Ａｌ２Ｏ３）ｘ膜は、機械的電気的強度に優れたＡｌ２Ｏ３がペロブスカイト型構造（ＡＢＯ３の構造）を有し且つＴａ２Ｏ５と共有結合されているため、Ｔａ２Ｏ５自体で存在する場合と比較して機械的電気的強度に優れ且つ構造的に安定しており、外部からの電気的衝撃にも強いだけでなく、漏洩電流の発生水準も低いため、Ｔａ２Ｏ５誘電体膜を適用する素子より優れた電気的特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る五酸化タンタル−酸化アルミニウム膜の製造方法を説明するための素子の断面図である。
【図２】本発明の実施例に係る五酸化タンタル−酸化アルミニウム膜の製造方法を説明するための素子の断面図である。
【図３】本発明の実施例に係る五酸化タンタル−酸化アルミニウム膜の製造方法を説明するための素子の断面図である。
【図４】本発明の実施例に係る五酸化タンタル−酸化アルミニウム膜の製造方法を説明するための素子の断面図である。
【図５】本発明の実施例に係る五酸化タンタル−酸化アルミニウム膜の製造方法を説明するための素子の断面図である。
【図６】本発明の実施例に係る五酸化タンタル−酸化アルミニウム膜の製造方法を説明するための素子の断面図である。
【図７】本発明の実施例に係る五酸化タンタル−酸化アルミニウム膜の製造方法を説明するための素子の断面図である。
【図８】本発明の方法によって製造された五酸化タンタル−酸化アルミニウム膜を適用した半導体素子を説明するための素子の断面図である。
【符号の説明】
１１ 下部層
１２ 窒化膜
１３ 非晶質（Ｔａ２Ｏ５）１−ｘ−（Ａｌ２Ｏ３）ｘ膜
１３０ 結晶質（Ｔａ２Ｏ５）１−ｘ−（Ａｌ２Ｏ３）ｘ膜
２００ 上部層

Claims (26)

  1. 下部層を形成する段階と、
    前記下部層の表面を第１窒化処理する段階と、
    Ｔａ成分の化学蒸気、Ａｌ成分の化学蒸気及び過剰Ｏ２ガスを用いて前記下部層上に非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を形成する段階と、
    前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を熱処理して結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を形成する段階と、
    前記結晶質（Ｔａ ２ Ｏ ５ ） １ - ｘ −（Ａｌ ２ Ｏ ３ ） ｘ 膜表面を第２窒化処理する段階と、を含んでなることを特徴とする五酸化タンタル−酸化アルミニウム膜の製造方法。
  2. 前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を形成する前に、前記第１窒化処理された下部層を洗浄する段階とをさらに含んでなることを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  3. 前記下部層の表面を第１窒化処理する段階は、ＮＨ３ガス雰囲気またはＮ２／Ｈ２ガス雰囲気中、２００℃以上、且つ５００℃以下の温度で１分以上、且つ１０分間以下でプラズマを用いて実施することを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  4. 前記下部層の表面を第１窒化処理する段階は、ＮＨ３ガス雰囲気中、７００℃以上、且つ９００℃以下の温度で１分以上、且つ３０分間以下で急速熱窒化を用いて実施することを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  5. 前記下部層の表面を第１窒化処理する段階は、ＮＨ３ガス雰囲気中、５５０℃以上、且つ８００℃以下の温度でファーネスを用いて実施することを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  6. 前記洗浄工程は、ＨＦ化合物を用いるか、或いはＮＨ４ＯＨ溶液またはＨ２ＳＯ４溶液のような化合物を用いて実施することを特徴とする請求項２記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  7. 前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜を形成する前に、前記下部層上に窒化膜を形成する段階をさらに含んでなることを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  8. 前記窒化膜は、５Å以上、且つ３０Å以下の厚さに形成することを特徴とする請求項７記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  9. 前記Ｔａ成分の化学蒸気は、ＭＦＣ（マスフローコントローラ）のような流量調節器を介して蒸発器または蒸発管へ供給された一定量のＴａ前駆体を蒸発させて得られることを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  10. Ｔａ前駆体は、タンタルエチラート(Ｔａ(ＯＣ２Ｈ５)５)であり、前記Ｔａ成分の化学蒸気は前記タンタルエチラート(Ｔａ(ＯＣ２Ｈ５)５)を１４０℃以上、且つ２００℃以下の温度範囲で蒸発させて得られることを特徴とする請求項９記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  11. 前記Ａｌ成分の化学蒸気は、ＭＦＣ（マスフローコントローラ）のような流量調節器を介して蒸発器または蒸発管へ供給された一定量のＡｌ前駆体を蒸発させて得られることを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  12. 前記Ａｌ前駆体は、アルミニウムエチラート(Ａｌ(ＯＣ２Ｈ５)３)であり、前記Ａｌ成分の化学蒸気は前記アルミニウムエチラート(Ａｌ(ＯＣ２Ｈ５)３)を１５０℃以上、且つ２５０℃以下の温度範囲で蒸発させて得られることを特徴とする請求項１１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  13. 前記非晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜は、前記Ｔａ成分の化学蒸気と前記Ａｌ成分の化学蒸気から、Ａｌ／Ｔａ＝０.０１以上、且つ０.５以下のモル比として反応ガスの前記過剰Ｏ２ガスと共に低圧化学気相蒸着チャンバー内で表面化学反応を誘導して形成することを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  14. 前記熱処理は、低温熱処理及び高温熱処理を順次実施することを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  15. 前記低温熱処理は、３００℃以上、且つ６００℃以下の温度でＮ２Ｏガス雰囲気またはＯ２ガス雰囲気中にてプラズマを用いて実施することを特徴とする請求項１４記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  16. 前記低温熱処理は、３００℃以上、且つ６００℃以下の温度でＵＶ−Ｏ３を用いて実施することを特徴とする請求項１４記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  17. 前記高温熱処理は、Ｎ２Ｏガス、Ｏ２ガスまたはＮ２ガス雰囲気中、７００℃以上、且つ９５０℃以下の温度で５分以上、且つ６０分間以下でファーネスを用いて実施することを特徴とする請求項１４記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  18. 前記高温熱処理は、Ｎ２Ｏガス、Ｏ２ガスまたはＮ２ガス雰囲気中、７００℃以上、且つ９５０℃以下の温度で急速熱工程を用いて実施することを特徴とする請求項１４記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  19. 前記結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜の表面を第２窒化処理する段階は、ＮＨ３ガス雰囲気またはＮ２／Ｈ２ガス雰囲気中、２００℃以上、且つ５００℃以下の温度でプラズマを用いて実施することを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  20. 前記結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜の表面を第２窒化処理する段階は、ＮＨ３雰囲気中、７００℃以上、且つ９５０℃以下の温度でファーネスまたは急速熱窒化を用いて実施することを特徴とする請求項１記載の五酸化タンタル−酸化アルミニウム膜の製造方法。
  21. フローティングゲートとコントロールゲートとの間に誘電体膜が形成された構造を有するフラッシュメモリのセルトランジスタにおいて、前記誘電体膜は、請求項１の方法によって製造された結晶質（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜からなることを特徴とするフラッシュメモリのセルトランジスタ。
  22. 前記フローティングゲートと前記コントロールゲートは、ドープトポリシリコンで形成するか、或いはＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＴｉＮなどの金属系物質の少なくともいずれか一つを使用して形成することを特徴とする請求項２１記載のフラッシュメモリのセルトランジスタ。
  23. 半導体基板とゲート電極との間にゲート絶縁膜が形成された構造を有するＤＲＡＭのトランジスタにおいて、前記ゲート絶縁膜は、請求項１の方法によって製造された（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜からなることを特徴とするＤＲＡＭのトランジスタ。
  24. 前記ゲート電極は、ドープトポリシリコンで形成するか、或いはＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＴｉＮなどの金属系物質の少なくともいずれか一つを使用して形成することを特徴とする請求項２３記載のＤＲＡＭのトランジスタ。
  25. 下部電極と上部電極との間に誘電体膜が形成された構造を有するＤＲＡＭのキャパシタにおいて、前記誘電体膜は、請求項１の方法によって製造された（Ｔａ２Ｏ５）１ - ｘ−（Ａｌ２Ｏ３）ｘ膜からなることを特徴とするＤＲＡＭのキャパシタ。
  26. 前記下部電極と前記上部電極は、ドープトポリシリコンで形成するか、或いはＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＴｉＮなどの金属系物質の少なくともいずれか一つを使用して形成することを特徴とする請求項２５記載のＤＲＡＭのキャパシタ。
JP2002346100A 2001-12-22 2002-11-28 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子 Expired - Fee Related JP3854925B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0083497A KR100444603B1 (ko) 2001-12-22 2001-12-22 탄탈륨 펜타 옥사이드-알루미늄 옥사이드 유전체막 제조방법 및 이를 적용한 반도체 소자
KR2001-83497 2001-12-22

Publications (2)

Publication Number Publication Date
JP2003229426A JP2003229426A (ja) 2003-08-15
JP3854925B2 true JP3854925B2 (ja) 2006-12-06

Family

ID=19717466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002346100A Expired - Fee Related JP3854925B2 (ja) 2001-12-22 2002-11-28 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子

Country Status (4)

Country Link
US (1) US20030116795A1 (ja)
JP (1) JP3854925B2 (ja)
KR (1) KR100444603B1 (ja)
TW (1) TWI283712B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238566B2 (en) * 2003-10-08 2007-07-03 Taiwan Semiconductor Manufacturing Company Method of forming one-transistor memory cell and structure formed thereby
KR100519777B1 (ko) * 2003-12-15 2005-10-07 삼성전자주식회사 반도체 소자의 캐패시터 및 그 제조 방법
KR100621628B1 (ko) 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
JP4761747B2 (ja) 2004-09-22 2011-08-31 株式会社東芝 半導体装置
KR100580771B1 (ko) * 2004-10-01 2006-05-15 주식회사 하이닉스반도체 플래쉬 메모리소자의 형성방법
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
JP2006203120A (ja) * 2005-01-24 2006-08-03 Toshiba Corp 半導体装置の製造方法
KR100942343B1 (ko) * 2008-01-31 2010-02-12 광주과학기술원 저온 고압 열처리를 이용한 비휘발성 메모리 제조방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4856201B2 (ja) * 2009-03-09 2012-01-18 株式会社東芝 半導体装置の製造方法
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
JP2013147738A (ja) * 2011-12-22 2013-08-01 Kobe Steel Ltd Ｔａを含有する酸化アルミニウム薄膜
KR102550569B1 (ko) * 2017-09-20 2023-06-30 어플라이드 머티어리얼스, 인코포레이티드 전기화학 에너지 저장 디바이스의 컴포넌트를 형성하기 위한 방법 및 프로세싱 시스템, 및 산화 챔버
CN108461417A (zh) * 2018-01-17 2018-08-28 北京北方华创微电子装备有限公司 半导体设备
US11417517B2 (en) 2019-05-03 2022-08-16 Applied Materials, Inc. Treatments to enhance material structures
KR102634254B1 (ko) * 2020-11-18 2024-02-05 어플라이드 머티어리얼스, 인코포레이티드 반도체 구조를 형성하는 방법 및 이의 처리 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754392A (en) * 1996-10-22 1998-05-19 Cava; Robert Joseph Article comprising a relatively temperature-insensitive Ta-oxide based capacitive element
US5977582A (en) * 1997-05-23 1999-11-02 Lucent Technologies Inc. Capacitor comprising improved TaOx -based dielectric
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
KR100359860B1 (ko) * 1998-12-31 2003-02-20 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
JP2003229426A (ja) 2003-08-15
KR20030053318A (ko) 2003-06-28
US20030116795A1 (en) 2003-06-26
KR100444603B1 (ko) 2004-08-16
TW200407454A (en) 2004-05-16
TWI283712B (en) 2007-07-11

Similar Documents

Publication Publication Date Title
JP4493208B2 (ja) 不揮発性メモリ素子及びその製造方法
JP3854925B2 (ja) 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子
JP4441099B2 (ja) 半導体素子のキャパシターの製造方法
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
JP4247421B2 (ja) 半導体装置のキャパシターの製造方法
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100373159B1 (ko) 반도체 소자의 캐패시터 제조방법
US20040011279A1 (en) Method of manufacturing semiconductor device
JP2001036031A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
US20050202627A1 (en) Method for forming a dielectric layer in a semiconductor device
JP4217856B2 (ja) 半導体素子のキャパシターの製造方法
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR100431740B1 (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
JP2001036046A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP2001053254A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP4531935B2 (ja) 半導体メモリ素子のキャパシタ形成方法
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
JP2001144272A (ja) 半導体素子のキャパシタ製造方法
KR100351253B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100910220B1 (ko) 반도체소자의 유전체박막 제조방법
KR100358065B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees