JP4583531B2 - 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。 - Google Patents
反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。 Download PDFInfo
- Publication number
- JP4583531B2 JP4583531B2 JP34909399A JP34909399A JP4583531B2 JP 4583531 B2 JP4583531 B2 JP 4583531B2 JP 34909399 A JP34909399 A JP 34909399A JP 34909399 A JP34909399 A JP 34909399A JP 4583531 B2 JP4583531 B2 JP 4583531B2
- Authority
- JP
- Japan
- Prior art keywords
- reactant
- flow rate
- reactants
- zero
- vacuum chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000376 reactant Substances 0.000 title claims description 99
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 239000003990 capacitor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 229910052788 barium Inorganic materials 0.000 claims description 5
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052712 strontium Inorganic materials 0.000 claims description 5
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 4
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 3
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 31
- 239000010410 layer Substances 0.000 description 20
- 239000010409 thin film Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 230000008021 deposition Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000007795 chemical reaction product Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000006557 surface reaction Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NSXCBNDGHHHVKT-UHFFFAOYSA-N [Ti].[Sr].[Ba] Chemical compound [Ti].[Sr].[Ba] NSXCBNDGHHHVKT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体デバイス関し、さらに詳しくは、反応物質の流れを変化させることにより堆積された層を有する半導体デバイスを形成する方法に関する。
【０００２】
【従来の技術】
半導体デバイスは小型化の一途を辿っている。コンデンサやダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のビット・セルなどの回路の小型化によって、誘電率の高い材料をこのようなデバイスの製造に組み込む必要性が生じた。酸化バリウム・ストロンチウム・チタン（ＢＳＴ）とこれに類する材料が、このような集積技法の一部として現在使用されている高誘電率（高Ｋ）材料である。
【０００３】
高温のとき、ＢＳＴの化学気相堆積法工程は、物質移動が制限され、核種は、堆積しつつある基板表面の上に着地するやいなや反応することを、本発明の発明者らは認識している。物質移動が制限される工程では、部材がある領域に接触して、核を形成し、成長するやいなや、反応が起こるように、システム内には十分なエネルギーがある。このように直ちに反応が起こると、結果的に、堆積された薄膜のステップ・カバレージが悪化する。本発明の発明者らは、物質移動が制限される反応の持つマイナスの影響を回避しようと試み、温度を低下させて、物質移動制限型の方式から反応制限型の方式へと工程をシフトさせることを考慮した。反応制限型の方式では、反応が十分ゆっくり起こるので、核種は、反応が起こる前にパターン（feature）の表面全体に拡散することができ、これにより、ステップ・カバレージが向上する。しかしながら、低温の動作では、結果的に、薄膜の堆積速度が低下して、薄膜の結晶度が低下する。また、低温の動作では、結果として、炭素などの不純物が、堆積された薄膜の中に捕らわれる。低温堆積工程に伴う結晶度の低さの問題を克服する一つの方法は、チャンバからウエハを除去して、これを高温でアニールする段階を含む。これは、ＢＳＴ膜の再結晶化を可能にし、これにより所望の電気特性を達成する。しかしながら、こうした工程を加えると、集積上、新たな問題が生じる。
【０００４】
【発明が解決しようとする課題】
図１に示されるのは、下部電極層またはポスト１２２の上に載るコンデンサ誘電体（capacitor dielectric）１２４を有する半導体デバイス基板１０の図である。図１に示されるように、コンデンサ誘電体１２４のステップ・カバレージは、側壁の厚さが、電極ポスト１２２の上部の上に載る膜の厚さより薄くできている。コンデンサ電極の上に載る誘電体の厚さが均一でないことから、誘電体の厚さが薄すぎる領域では、漏れの問題が生じる可能性がある。誘電体全体の厚さを増すことによって、漏れの問題を克服しようと試みると、デバイスの静電容量が低下するので、好ましくない。
【０００５】
以上述べてきたことに鑑み、半導体デバイスにおいて、優れた品質を有する薄膜を堆積させることが望ましい。
【０００６】
【実施例】
図２は、導電プラグを確定するために部分的に加工された半導体デバイスの図を含む。図に示されるように、部分的に加工された半導体デバイスは、半導体デバイス基板２０，電界分離領域２０２，トランジスタ２１８，導電プラグ２１３および誘電体膜２１０を含む。トランジスタ２１８は、ドープ領域２０４，ゲート誘電体膜２０６およびゲート電極２０８によって構成される。半導体デバイス基板２０は、本明細書で用いられるように、単結晶半導体ウエハ，ＳＯＩ（semiconductor on insulator）基板，または半導体デバイスを形成するのに用いられる他の任意の基板によって構成される。
【０００７】
一つの実施例において、ゲート電極２０８は、多結晶シリコン層である。また、ゲート電極２０８は、タングステンもしくはモリブデンなどの金属層，窒化チタンもしくは窒化タングステンなどの窒化金属層，またはその組み合わせとすることができる。また、ゲート電極２０８は、ケイ化タングステン，ケイ化チタンまたはケイ化コバルトなどケイ化金属によって構成され、多結晶層の上に載るポリサイド（polycide）層とすることができる。
【０００８】
ゲート電極の形成後、誘電体膜２１０が半導体デバイス基板１０の上に形成され、パターン形成されて、接点開口部を形成する。一つの実施例において、誘電体膜２１０は、プラズマにより堆積された酸化物層で、この層は、ソース・ガスとしてテトラエトキシシラン（ＴＥＯＳ）を用いて形成される。また、誘電体膜２１０は、窒化シリコン層，リン珪酸ガラス（ＰＳＧ）層，ホウ素・リン珪酸ガラス（ＢＰＳＧ）層，酸窒化シリコン層，ポリイミド層，低Ｋ誘電体またはその組み合わせとすることができる。
【０００９】
接点開口部は、誘電体膜２１０内に形成され、導電プラグ２１３は、接点開口部内に形成される。導電プラグ２１３は、チタン／窒化チタン，タンタル／窒化タンタルなどの接着／障壁膜２１４を用いて形成される。タングステンまたは多結晶シリコンなどの導電膜材料２１６、およびイリジウムなどの酸素遮断材料２２０が、接点開口部内に形成される。堆積後、導電膜材料２１６と、その下に配置される接着／障壁材料２１４のいくつかの部分が、従来のエッチング工程もしくは化学機械研磨工程を用いて除去されて、導電プラグを形成する。ついで、導電プラグの上部が、選択的にエッチングされて、接点開口部内に凹みを形成する。このエッチングは、誘電層２１０に対し十分選択性を有する従来のエッチング工程を用いて実施され、約２００ナノメータの導電プラグ材料を、プラグ開口部の最上部から除去する。
【００１０】
ついで酸素遮断材料が、基板表面の上と、接点開口部内に堆積されて、接点開口部を完全に充填する。通常、酸素遮断材料２２０は、他の導電材料を用いて形成され、これらの導電材料は、貴金属，導電性の金属酸化物を形成できる金属，導電性の金属酸化物，導電性の金属窒化物，金属ホウ化物，金属炭化物などを含むことができる。これらの例は、イリジウム，ルテニウム，酸化イリジウム，酸化ルテニウム，窒化チタン，窒化チタン・アルミニウム，窒化チタン・シリコン，窒化タンタル，窒化タンタル・アルミニウム，窒化タンタル・シリコンを含む。堆積後、酸素遮断材料のいくつかの部分が、従来のエッチング工程またはＣＭＰ工程を用いて除去されて、導電プラグ２１３を形成する。プロセスのこの時点までは、従来の方法が用いられて、図２に示されるデバイスを形成する。
【００１１】
図３に示されるのは、接点開口部１１３の上に形成される下部電極ポスト構造である。一つの実施例において、下部電極ポスト３０は、プラチナを用いて形成される。また、下部電極ポストは、貴金属または導電性の金属酸化物を形成できる他の金属と、導電性の金属酸化物および導電性の金属窒化物を用いて形成される。これらの例には、イリジウム，パラジウム，ルテニウム，酸化イリジウム，窒化ルテニウムが含まれる。
【００１２】
一つの実施例において、電極ポスト３０を形成するのに用いられる下部電極材料は、ＰＶＤを用いて堆積される。また、下部電極材料は、ＣＶＤ，電気めっきまたは無電解めっきを用いて形成される。電極ポストを形成するのに用いられる材料を堆積させた後、ついで、従来のプラズマ・エッチング工程を用いてエッチングされて、図３に示されるような下部電極ポスト３０を形成する。
【００１３】
図４はさらに、図３に示されるデバイスを示し、ここでは、下部電極３０の上に形成されるコンデンサ誘電体膜４０を含む。本発明の実施例に従って、高Ｋ誘電材料から形成されるコンデンサ誘電体膜４０は、ＣＶＤ法を用いて形成される。図に示される実施例の具体的展開に従って、ＣＶＤ法は、堆積中に、反応核種の流入を交互にオンオフする技術を組み込み、下部電極３０の上に配置される誘電体のステップ・カバレージを向上させる。本発明の実施例により、堆積は通常、摂氏約５００度から７００度の範囲内など、摂氏５００度を越える温度で実施され、摂氏約５５０度から６２５度の範囲内にあることが望ましい。先行技術では、これらの温度において、堆積が物質移動によって抑制され、その結果、ステップ・カバレージが悪化する。本発明の実施例に従って、反応核種の流入を交互にオンオフすることにより、反応物質をパターンの周囲に均一に拡散した後、最終生成物の誘電材料を形成するように反応させることができる。酸化バリウム・ストロンチウム・チタンが、結果として生じる堆積膜である実施例では、バリウム，ストロンチウムおよびチタンの先駆物質を含む第１反応物質、およびＯ2/Ｎ2の混合物を含む第２反応物質の流入を、交互にオンオフすることができる。ジルコン酸チタン酸鉛および五酸化タンタルなど他の高Ｋ誘電材料も利用できる。
【００１４】
図４に示されるように、電極ポスト３０は、実質的に垂直な部分もしくは表面と、実質的に水平な部分とを有する段差部を形成する。図に示される誘電層は、最適なステップ・カバレージを有し、垂直部分の層の厚さと水平部分の層の厚さとの比率は約１：１である。本発明の実施例によれば、この比率は、図４に示される１：１のように、約１：２（水平の上部表面の厚さに対して、垂直側壁の厚さがその半分であること）を越えることが望ましい。
【００１５】
図７から図８に示されるのは、ＣＶＤ法のタイミング列（timing sequence）を示す本発明の実施例である。図７は、堆積工程の或る期間にわたって流入が交互にオンオフされる２つの反応物質ＡとＢのガス流図を示す。「第１反応物質Ａ」と「第２反応物質Ｂ」という語はそれぞれ、Ｏ2/Ｎ2Ｏガス混合物などの単一ソースから、チャンバ内にパルスとして一緒に流入される１群の物質を指すことに注意されたい。
【００１６】
反応物質ＡとＢのガス流はＹ軸、時間（ｔ）はＸ軸で表される。本発明の実施例により、時間ｔ０のとき、第１反応物質Ａがオンになり、第２反応物質Ｂはオフのままである。約０．１から１０秒の間とすることができる時間ｔ０からｔ１までの間、反応物質Ａは、パターン表面に均一に拡散する。時間ｔ１において、反応物質Ａはオフになり、Ｂはオンになる。反応物質Ｂがオンになっている間、反応物質Ｂは反応物質Ａと結合して、パターン表面の上に堆積される（完全に反応済みの）生成物の薄膜を形成する。時間ｔ３において、反応物質Ｂはオフになる。ｔ３からｔ４までの間、工程反応物質は、チャンバ内に流入しない。この間、表面の反応生成物は、表面上で拡散して、薄膜の品質と共形性（conformality）を向上させる時間が得られる。時間ｔ４において、反応物質Ａは再度オンになり、パルス列が続く。このパルス列、またはプロセス・ガスの流入を交互にオンオフすることは、薄膜が所望の厚さに堆積するまで続く（例：少なくとも１０サイクル）。このため、一般に、パルス列により、反応物質のごく一部の集合を、パターン表面に均一に拡散でき、この間に時間化学反応（time chemical reaction）が、表面拡散、および表面反応とともに起こって、パターン全体に拡散可能な反応生成物を形成する。パルス時間は、反応の完全性と十分な表面拡散とを確保するように最適化できる。
【００１７】
換言すれば、反応物質Ａは、ｔ０において第１流量で流れ（「オン」位置に対応）、ｔ１で第２流量に低下され（「オフ」位置に対応）、ｔ４では第３流量で流れる（「オン」位置に対応）。この具体的な実施例では、第２流量はほぼゼロに等しい。図７は、離散的な２値のオンオフ位置を示すが、流量は、ガス流のオンオフ切り換えと共に直ぐに変化するわけではないことに注意されたい。したがって、流量の変化は、ランプ上昇（ramp-up）およびランプ下降（ramp-down）曲線とする方がより適切にモデル化できる。第１と第３流量は実質的に等しいが、これらは熟練工の好みに応じて異なる可能性がある。反応物質Ａと同様、反応物質Ｂは、ｔ１では第４流量，ｔ３では第５流量、およびｔ５では第６流量として、断続的に流入する。
【００１８】
一般に反応物質ＡとＢは、約０．１から１０秒など比較的短い時間に渡りオンまたはオフに切り替わる。また、堆積は真空チャンバ内で実施され、チャンバ内では真空状態（大気圧以下の圧力）は、堆積段階の間、破壊されない。大気圧以下の圧力は一般に、約０．１から５０トルの範囲内など、１Ｅ１０-4トルを越える。
【００１９】
一つの実施例（図示せず）では、反応物質Ａのみがパルス（pulse）される一方、反応物質Ｂは、一定の流量で流れる。この方式は、表面の反応生成物が、間隔を置き、Ａがオフになるときに、パターン全体に拡散するのに有利に働く。堆積工程中に用いられる反応物質の例は、反応物質Ａとして、バリウム・ストロンチウム・チタン、特にb-ジケトン酸（b-diketonate）、反応物質ＢとしてＯ2/Ｎ2Ｏを含む。
【００２０】
また、別の実施例（図８）では、第３反応物質をチャンバ内に流入させることができる。例えば、Ｏ2/Ｎ2Ｏと、チタンやバリウム・ストロンチウム先駆物質などの２つの反応物質とは、独立してパルスされ、薄膜を堆積できる。この例はまた、反応物質ＡとＢが、Ｙ軸上のそれぞれの位置により示されるように、オンオフされる一方、反応物質Ｃは常にオンになっていることを示す。ＢＳＴのケースで既に論じられたように、反応物質の例は、１つの反応物質としてバリウムとストロンチウムを含み、第２の反応物質Ｂとしてチタン先駆物質、および第３反応物質ＣとしてＯ2/Ｎ2Ｏを含む。
【００２１】
図８において、時間ｔ０では、反応物質Ａがオンになり、反応物質Ｂはオフになる。反応物質Ｃは常にオンである。いったん反応物質Ａがオンになると、時間ｔ１までパターン表面にわたって拡散し、反応物質Ｂがオンになり、反応物質ＡとＢが結合して、パターン表面の上に堆積膜を形成する。時間ｔ１からｔ２までの間、反応物質ＡとＢがオンになり、堆積が生じる。ｔ２からｔ３までの間、Ｂの流入が続いて、表面のパターン特徴に沿って拡散した反応物質Ａと完全に反応する。時間ｔ２では、反応物質Ａがオフになり、反応物質Ｂはオンのままになる。時間ｔ３からｔ４までの間、表面反応が完了するに加え、反応生成物の表面拡散が生じる。このようなパルス列は、所要の膜厚に達するまで続けられる。
【００２２】
堆積工程の間、反応物質ＡとＢの流れは、それらが互いに種々のオンとオフの位相になるようにタイミングされるように選択される。パルス時間は、反応核種の反応が起こる前に、反応核種の十分な拡散が行われるように選択できる。このようにして、反応物質は、パターン上で反応して堆積する前に、パターン全体に分布することができ、これにより、ステップ・カバレージと、パターン表面全体の均一性を向上させる。
【００２３】
本発明の実施例は、多成分膜を高温で堆積させる場合に利用できる。ＢＳＴが堆積膜である場合には、反応物質は、バリウム・ストロンチウム先駆物質，チタン先駆物質およびＯ2/Ｎ2Ｏ混合物を含むことができる。多成分膜の他の例は、チタン酸ストロンチウム（ＳＴＯ），ジルコン酸チタン酸鉛（ＰＺＴ），タンタル酸ストロンチウム・ビスマス（ＳＢＴ）および五酸化タンタル（Ｔａ2Ｏ5）を含むことができる。
【００２４】
図５は更に、コンデンサ誘電体膜４０のいくつかの部分の上に配置されて形成される導電膜５０を含む。導電膜５０は、下部コンデンサ電極３０を形成するのに既に論じたのと同様の材料および工程を用いて形成される。２つのコンデンサ電極３０，５０は、同一または異なる導電材料を含むことができる。下部コンデンサ電極，コンデンサ誘電体４０および上部コンデンサ電極５０が組み合わされて、コンデンサを形成する。また、図６に示されるように、絶縁層６０が、上部コンデンサ電極５０の上に形成される。上部コンデンサ電極５０，コンデンサ誘電体膜４０および下部電極３０が組み合わされて、コンデンサを形成する。トランジスタ２１８，酸素遮断材料２２０，導電膜材料２１６（記憶ノード）およびコンデンサが組み合わされて、典型的な動的ランダム・アクセス記憶装置（ＤＲＡＭ）ビット・セルを形成する。他の電気接続も可能であるが、図６には示されない。また、他の層間誘電層および相互接続レベルも、より高度な半導体デバイスを形成するのに存在する可能性がある。
【００２５】
図６は、図４に示される下部電極構成による完全なコンデンサ構造を有するデバイスを含むことに注意されたい。しかしながら、コンデンサ構造は、他の下部電極構成（クラウン(crown)構造および埋め込み構造を含めることができる）に対しても同様に完成できる。当業者は、これらのコンデンサ構造を形成する利点および種々の方法を理解している。
【００２６】
誘電材料を堆積させる方法は、技術上周知である。本発明の実施例は、ＣＶＤ法において反応物質の流入をオンオフするタイミング列を交互にすることを利用して、パターン表面全体に堆積された薄膜の均一性を向上させる。先行技術では、堆積された薄膜のステップ・カバレージを向上させるのに現在用いられる一つの方法は、薄膜を低温で堆積させる段階を含む。これは、誘電材料の結晶度を向上させるために、高温でのさらなるアニール段階を利用する必要がある。このため、加工上の複雑性が増し、他の集積上の問題が生じる。
【００２７】
本発明の実施例を用いると、多成分の高誘電率膜のステップ・カバレージが、高温での堆積中、正確に制御される。更なる利点は、薄膜が高温で堆積されるので、炭素その他の不純物が揮発し、そのために薄膜に組み込まれないことを含む。さらに、高温では、より高い堆積率が達成でき、最終的な堆積膜の成果において結晶度が向上する。また、本発明の実施例を利用する利点は、パターンのアスペクト比が増加するに伴って、重要性が増そう。また、多成分および単一成分膜を堆積させるこの戦略は、ＣＶＤ法に組み込むことができるとともに、薄膜の品質とステップ・カバレージを制御できる際の加工パラメータとして用いることができる。これは、高Ｋ誘電体膜のみの用途に限定されず、ＣＶＤによって堆積されるいずれの薄膜にも使用できる。そのため、本発明の実施例により、先行技術を凌ぐ利点を提供するコンデンサ構造、およびコンデンサ誘電体を形成する方法が提供されることは明らかである。
【００２８】
本明細書では、具体的実施例を参照して本発明を説明してきた。しかしながら、当業者は、冒頭に記載される請求の範囲から逸脱することなく、種々の変形および変更が可能であることを理解しよう。従って、本明細書および図面は、限定を意図するのではなく、明解さを意図するものとみなすべきであり、上記すべての変形は本発明の範囲に属することが意図される。請求の範囲では、機能を有する手段クレームは（あれば）、ここに具陳された機能を実施する本明細書記載の構造を包含する。機能を有する手段クレームはまた、ここに具陳された機能を実施する構造上の同等性および同等の構造を包含する。
【図面の簡単な説明】
本発明は、例として図示されるものであって、添付の図面によって限定されない。これらの図面において、同様の参照番号は同様の素子を示す。
【図１】コンデンサ電極を形成した後の半導体デバイス基板の一部分に関する先行技術の断面図を含む。
【図２】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図３】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図４】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図５】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図６】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図７】本発明の実施例による化学気相堆積法工程中の反応の流れに関するタイミング列のグラフを示す。
【図８】本発明の実施例による化学気相堆積法工程中の反応の流れに関するタイミング列のグラフを示す。
図面内の素子は、単純化かつ分かりやすく図示されており、必ずしも縮尺通りではないことを、当業者は理解しよう。例えば、図面内に示される幾つかの素子の寸法は、本発明の実施例に対する理解の促進を助けるため、他の素子と比較して大きめに示される場合もある。
【符号の説明】
２０ 半導体デバイス基板
３０ 下部電極ポスト
４０ コンデンサ誘電体膜
５０ 上部コンデンサ電極
６０ 絶縁層
２０２ 電界分離領域
２０４ ドープ領域
２０６，２１０ 誘電体膜
２０８ ゲート電極
２１３ 導電プラグ
２１４ 接着／障壁膜
２１６ 導電膜材料
２１８ トランジスタ
２２０ 酸素遮断材料
【産業上の利用分野】
本発明は半導体デバイス関し、さらに詳しくは、反応物質の流れを変化させることにより堆積された層を有する半導体デバイスを形成する方法に関する。
【０００２】
【従来の技術】
半導体デバイスは小型化の一途を辿っている。コンデンサやダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のビット・セルなどの回路の小型化によって、誘電率の高い材料をこのようなデバイスの製造に組み込む必要性が生じた。酸化バリウム・ストロンチウム・チタン（ＢＳＴ）とこれに類する材料が、このような集積技法の一部として現在使用されている高誘電率（高Ｋ）材料である。
【０００３】
高温のとき、ＢＳＴの化学気相堆積法工程は、物質移動が制限され、核種は、堆積しつつある基板表面の上に着地するやいなや反応することを、本発明の発明者らは認識している。物質移動が制限される工程では、部材がある領域に接触して、核を形成し、成長するやいなや、反応が起こるように、システム内には十分なエネルギーがある。このように直ちに反応が起こると、結果的に、堆積された薄膜のステップ・カバレージが悪化する。本発明の発明者らは、物質移動が制限される反応の持つマイナスの影響を回避しようと試み、温度を低下させて、物質移動制限型の方式から反応制限型の方式へと工程をシフトさせることを考慮した。反応制限型の方式では、反応が十分ゆっくり起こるので、核種は、反応が起こる前にパターン（feature）の表面全体に拡散することができ、これにより、ステップ・カバレージが向上する。しかしながら、低温の動作では、結果的に、薄膜の堆積速度が低下して、薄膜の結晶度が低下する。また、低温の動作では、結果として、炭素などの不純物が、堆積された薄膜の中に捕らわれる。低温堆積工程に伴う結晶度の低さの問題を克服する一つの方法は、チャンバからウエハを除去して、これを高温でアニールする段階を含む。これは、ＢＳＴ膜の再結晶化を可能にし、これにより所望の電気特性を達成する。しかしながら、こうした工程を加えると、集積上、新たな問題が生じる。
【０００４】
【発明が解決しようとする課題】
図１に示されるのは、下部電極層またはポスト１２２の上に載るコンデンサ誘電体（capacitor dielectric）１２４を有する半導体デバイス基板１０の図である。図１に示されるように、コンデンサ誘電体１２４のステップ・カバレージは、側壁の厚さが、電極ポスト１２２の上部の上に載る膜の厚さより薄くできている。コンデンサ電極の上に載る誘電体の厚さが均一でないことから、誘電体の厚さが薄すぎる領域では、漏れの問題が生じる可能性がある。誘電体全体の厚さを増すことによって、漏れの問題を克服しようと試みると、デバイスの静電容量が低下するので、好ましくない。
【０００５】
以上述べてきたことに鑑み、半導体デバイスにおいて、優れた品質を有する薄膜を堆積させることが望ましい。
【０００６】
【実施例】
図２は、導電プラグを確定するために部分的に加工された半導体デバイスの図を含む。図に示されるように、部分的に加工された半導体デバイスは、半導体デバイス基板２０，電界分離領域２０２，トランジスタ２１８，導電プラグ２１３および誘電体膜２１０を含む。トランジスタ２１８は、ドープ領域２０４，ゲート誘電体膜２０６およびゲート電極２０８によって構成される。半導体デバイス基板２０は、本明細書で用いられるように、単結晶半導体ウエハ，ＳＯＩ（semiconductor on insulator）基板，または半導体デバイスを形成するのに用いられる他の任意の基板によって構成される。
【０００７】
一つの実施例において、ゲート電極２０８は、多結晶シリコン層である。また、ゲート電極２０８は、タングステンもしくはモリブデンなどの金属層，窒化チタンもしくは窒化タングステンなどの窒化金属層，またはその組み合わせとすることができる。また、ゲート電極２０８は、ケイ化タングステン，ケイ化チタンまたはケイ化コバルトなどケイ化金属によって構成され、多結晶層の上に載るポリサイド（polycide）層とすることができる。
【０００８】
ゲート電極の形成後、誘電体膜２１０が半導体デバイス基板１０の上に形成され、パターン形成されて、接点開口部を形成する。一つの実施例において、誘電体膜２１０は、プラズマにより堆積された酸化物層で、この層は、ソース・ガスとしてテトラエトキシシラン（ＴＥＯＳ）を用いて形成される。また、誘電体膜２１０は、窒化シリコン層，リン珪酸ガラス（ＰＳＧ）層，ホウ素・リン珪酸ガラス（ＢＰＳＧ）層，酸窒化シリコン層，ポリイミド層，低Ｋ誘電体またはその組み合わせとすることができる。
【０００９】
接点開口部は、誘電体膜２１０内に形成され、導電プラグ２１３は、接点開口部内に形成される。導電プラグ２１３は、チタン／窒化チタン，タンタル／窒化タンタルなどの接着／障壁膜２１４を用いて形成される。タングステンまたは多結晶シリコンなどの導電膜材料２１６、およびイリジウムなどの酸素遮断材料２２０が、接点開口部内に形成される。堆積後、導電膜材料２１６と、その下に配置される接着／障壁材料２１４のいくつかの部分が、従来のエッチング工程もしくは化学機械研磨工程を用いて除去されて、導電プラグを形成する。ついで、導電プラグの上部が、選択的にエッチングされて、接点開口部内に凹みを形成する。このエッチングは、誘電層２１０に対し十分選択性を有する従来のエッチング工程を用いて実施され、約２００ナノメータの導電プラグ材料を、プラグ開口部の最上部から除去する。
【００１０】
ついで酸素遮断材料が、基板表面の上と、接点開口部内に堆積されて、接点開口部を完全に充填する。通常、酸素遮断材料２２０は、他の導電材料を用いて形成され、これらの導電材料は、貴金属，導電性の金属酸化物を形成できる金属，導電性の金属酸化物，導電性の金属窒化物，金属ホウ化物，金属炭化物などを含むことができる。これらの例は、イリジウム，ルテニウム，酸化イリジウム，酸化ルテニウム，窒化チタン，窒化チタン・アルミニウム，窒化チタン・シリコン，窒化タンタル，窒化タンタル・アルミニウム，窒化タンタル・シリコンを含む。堆積後、酸素遮断材料のいくつかの部分が、従来のエッチング工程またはＣＭＰ工程を用いて除去されて、導電プラグ２１３を形成する。プロセスのこの時点までは、従来の方法が用いられて、図２に示されるデバイスを形成する。
【００１１】
図３に示されるのは、接点開口部１１３の上に形成される下部電極ポスト構造である。一つの実施例において、下部電極ポスト３０は、プラチナを用いて形成される。また、下部電極ポストは、貴金属または導電性の金属酸化物を形成できる他の金属と、導電性の金属酸化物および導電性の金属窒化物を用いて形成される。これらの例には、イリジウム，パラジウム，ルテニウム，酸化イリジウム，窒化ルテニウムが含まれる。
【００１２】
一つの実施例において、電極ポスト３０を形成するのに用いられる下部電極材料は、ＰＶＤを用いて堆積される。また、下部電極材料は、ＣＶＤ，電気めっきまたは無電解めっきを用いて形成される。電極ポストを形成するのに用いられる材料を堆積させた後、ついで、従来のプラズマ・エッチング工程を用いてエッチングされて、図３に示されるような下部電極ポスト３０を形成する。
【００１３】
図４はさらに、図３に示されるデバイスを示し、ここでは、下部電極３０の上に形成されるコンデンサ誘電体膜４０を含む。本発明の実施例に従って、高Ｋ誘電材料から形成されるコンデンサ誘電体膜４０は、ＣＶＤ法を用いて形成される。図に示される実施例の具体的展開に従って、ＣＶＤ法は、堆積中に、反応核種の流入を交互にオンオフする技術を組み込み、下部電極３０の上に配置される誘電体のステップ・カバレージを向上させる。本発明の実施例により、堆積は通常、摂氏約５００度から７００度の範囲内など、摂氏５００度を越える温度で実施され、摂氏約５５０度から６２５度の範囲内にあることが望ましい。先行技術では、これらの温度において、堆積が物質移動によって抑制され、その結果、ステップ・カバレージが悪化する。本発明の実施例に従って、反応核種の流入を交互にオンオフすることにより、反応物質をパターンの周囲に均一に拡散した後、最終生成物の誘電材料を形成するように反応させることができる。酸化バリウム・ストロンチウム・チタンが、結果として生じる堆積膜である実施例では、バリウム，ストロンチウムおよびチタンの先駆物質を含む第１反応物質、およびＯ2/Ｎ2の混合物を含む第２反応物質の流入を、交互にオンオフすることができる。ジルコン酸チタン酸鉛および五酸化タンタルなど他の高Ｋ誘電材料も利用できる。
【００１４】
図４に示されるように、電極ポスト３０は、実質的に垂直な部分もしくは表面と、実質的に水平な部分とを有する段差部を形成する。図に示される誘電層は、最適なステップ・カバレージを有し、垂直部分の層の厚さと水平部分の層の厚さとの比率は約１：１である。本発明の実施例によれば、この比率は、図４に示される１：１のように、約１：２（水平の上部表面の厚さに対して、垂直側壁の厚さがその半分であること）を越えることが望ましい。
【００１５】
図７から図８に示されるのは、ＣＶＤ法のタイミング列（timing sequence）を示す本発明の実施例である。図７は、堆積工程の或る期間にわたって流入が交互にオンオフされる２つの反応物質ＡとＢのガス流図を示す。「第１反応物質Ａ」と「第２反応物質Ｂ」という語はそれぞれ、Ｏ2/Ｎ2Ｏガス混合物などの単一ソースから、チャンバ内にパルスとして一緒に流入される１群の物質を指すことに注意されたい。
【００１６】
反応物質ＡとＢのガス流はＹ軸、時間（ｔ）はＸ軸で表される。本発明の実施例により、時間ｔ０のとき、第１反応物質Ａがオンになり、第２反応物質Ｂはオフのままである。約０．１から１０秒の間とすることができる時間ｔ０からｔ１までの間、反応物質Ａは、パターン表面に均一に拡散する。時間ｔ１において、反応物質Ａはオフになり、Ｂはオンになる。反応物質Ｂがオンになっている間、反応物質Ｂは反応物質Ａと結合して、パターン表面の上に堆積される（完全に反応済みの）生成物の薄膜を形成する。時間ｔ３において、反応物質Ｂはオフになる。ｔ３からｔ４までの間、工程反応物質は、チャンバ内に流入しない。この間、表面の反応生成物は、表面上で拡散して、薄膜の品質と共形性（conformality）を向上させる時間が得られる。時間ｔ４において、反応物質Ａは再度オンになり、パルス列が続く。このパルス列、またはプロセス・ガスの流入を交互にオンオフすることは、薄膜が所望の厚さに堆積するまで続く（例：少なくとも１０サイクル）。このため、一般に、パルス列により、反応物質のごく一部の集合を、パターン表面に均一に拡散でき、この間に時間化学反応（time chemical reaction）が、表面拡散、および表面反応とともに起こって、パターン全体に拡散可能な反応生成物を形成する。パルス時間は、反応の完全性と十分な表面拡散とを確保するように最適化できる。
【００１７】
換言すれば、反応物質Ａは、ｔ０において第１流量で流れ（「オン」位置に対応）、ｔ１で第２流量に低下され（「オフ」位置に対応）、ｔ４では第３流量で流れる（「オン」位置に対応）。この具体的な実施例では、第２流量はほぼゼロに等しい。図７は、離散的な２値のオンオフ位置を示すが、流量は、ガス流のオンオフ切り換えと共に直ぐに変化するわけではないことに注意されたい。したがって、流量の変化は、ランプ上昇（ramp-up）およびランプ下降（ramp-down）曲線とする方がより適切にモデル化できる。第１と第３流量は実質的に等しいが、これらは熟練工の好みに応じて異なる可能性がある。反応物質Ａと同様、反応物質Ｂは、ｔ１では第４流量，ｔ３では第５流量、およびｔ５では第６流量として、断続的に流入する。
【００１８】
一般に反応物質ＡとＢは、約０．１から１０秒など比較的短い時間に渡りオンまたはオフに切り替わる。また、堆積は真空チャンバ内で実施され、チャンバ内では真空状態（大気圧以下の圧力）は、堆積段階の間、破壊されない。大気圧以下の圧力は一般に、約０．１から５０トルの範囲内など、１Ｅ１０-4トルを越える。
【００１９】
一つの実施例（図示せず）では、反応物質Ａのみがパルス（pulse）される一方、反応物質Ｂは、一定の流量で流れる。この方式は、表面の反応生成物が、間隔を置き、Ａがオフになるときに、パターン全体に拡散するのに有利に働く。堆積工程中に用いられる反応物質の例は、反応物質Ａとして、バリウム・ストロンチウム・チタン、特にb-ジケトン酸（b-diketonate）、反応物質ＢとしてＯ2/Ｎ2Ｏを含む。
【００２０】
また、別の実施例（図８）では、第３反応物質をチャンバ内に流入させることができる。例えば、Ｏ2/Ｎ2Ｏと、チタンやバリウム・ストロンチウム先駆物質などの２つの反応物質とは、独立してパルスされ、薄膜を堆積できる。この例はまた、反応物質ＡとＢが、Ｙ軸上のそれぞれの位置により示されるように、オンオフされる一方、反応物質Ｃは常にオンになっていることを示す。ＢＳＴのケースで既に論じられたように、反応物質の例は、１つの反応物質としてバリウムとストロンチウムを含み、第２の反応物質Ｂとしてチタン先駆物質、および第３反応物質ＣとしてＯ2/Ｎ2Ｏを含む。
【００２１】
図８において、時間ｔ０では、反応物質Ａがオンになり、反応物質Ｂはオフになる。反応物質Ｃは常にオンである。いったん反応物質Ａがオンになると、時間ｔ１までパターン表面にわたって拡散し、反応物質Ｂがオンになり、反応物質ＡとＢが結合して、パターン表面の上に堆積膜を形成する。時間ｔ１からｔ２までの間、反応物質ＡとＢがオンになり、堆積が生じる。ｔ２からｔ３までの間、Ｂの流入が続いて、表面のパターン特徴に沿って拡散した反応物質Ａと完全に反応する。時間ｔ２では、反応物質Ａがオフになり、反応物質Ｂはオンのままになる。時間ｔ３からｔ４までの間、表面反応が完了するに加え、反応生成物の表面拡散が生じる。このようなパルス列は、所要の膜厚に達するまで続けられる。
【００２２】
堆積工程の間、反応物質ＡとＢの流れは、それらが互いに種々のオンとオフの位相になるようにタイミングされるように選択される。パルス時間は、反応核種の反応が起こる前に、反応核種の十分な拡散が行われるように選択できる。このようにして、反応物質は、パターン上で反応して堆積する前に、パターン全体に分布することができ、これにより、ステップ・カバレージと、パターン表面全体の均一性を向上させる。
【００２３】
本発明の実施例は、多成分膜を高温で堆積させる場合に利用できる。ＢＳＴが堆積膜である場合には、反応物質は、バリウム・ストロンチウム先駆物質，チタン先駆物質およびＯ2/Ｎ2Ｏ混合物を含むことができる。多成分膜の他の例は、チタン酸ストロンチウム（ＳＴＯ），ジルコン酸チタン酸鉛（ＰＺＴ），タンタル酸ストロンチウム・ビスマス（ＳＢＴ）および五酸化タンタル（Ｔａ2Ｏ5）を含むことができる。
【００２４】
図５は更に、コンデンサ誘電体膜４０のいくつかの部分の上に配置されて形成される導電膜５０を含む。導電膜５０は、下部コンデンサ電極３０を形成するのに既に論じたのと同様の材料および工程を用いて形成される。２つのコンデンサ電極３０，５０は、同一または異なる導電材料を含むことができる。下部コンデンサ電極，コンデンサ誘電体４０および上部コンデンサ電極５０が組み合わされて、コンデンサを形成する。また、図６に示されるように、絶縁層６０が、上部コンデンサ電極５０の上に形成される。上部コンデンサ電極５０，コンデンサ誘電体膜４０および下部電極３０が組み合わされて、コンデンサを形成する。トランジスタ２１８，酸素遮断材料２２０，導電膜材料２１６（記憶ノード）およびコンデンサが組み合わされて、典型的な動的ランダム・アクセス記憶装置（ＤＲＡＭ）ビット・セルを形成する。他の電気接続も可能であるが、図６には示されない。また、他の層間誘電層および相互接続レベルも、より高度な半導体デバイスを形成するのに存在する可能性がある。
【００２５】
図６は、図４に示される下部電極構成による完全なコンデンサ構造を有するデバイスを含むことに注意されたい。しかしながら、コンデンサ構造は、他の下部電極構成（クラウン(crown)構造および埋め込み構造を含めることができる）に対しても同様に完成できる。当業者は、これらのコンデンサ構造を形成する利点および種々の方法を理解している。
【００２６】
誘電材料を堆積させる方法は、技術上周知である。本発明の実施例は、ＣＶＤ法において反応物質の流入をオンオフするタイミング列を交互にすることを利用して、パターン表面全体に堆積された薄膜の均一性を向上させる。先行技術では、堆積された薄膜のステップ・カバレージを向上させるのに現在用いられる一つの方法は、薄膜を低温で堆積させる段階を含む。これは、誘電材料の結晶度を向上させるために、高温でのさらなるアニール段階を利用する必要がある。このため、加工上の複雑性が増し、他の集積上の問題が生じる。
【００２７】
本発明の実施例を用いると、多成分の高誘電率膜のステップ・カバレージが、高温での堆積中、正確に制御される。更なる利点は、薄膜が高温で堆積されるので、炭素その他の不純物が揮発し、そのために薄膜に組み込まれないことを含む。さらに、高温では、より高い堆積率が達成でき、最終的な堆積膜の成果において結晶度が向上する。また、本発明の実施例を利用する利点は、パターンのアスペクト比が増加するに伴って、重要性が増そう。また、多成分および単一成分膜を堆積させるこの戦略は、ＣＶＤ法に組み込むことができるとともに、薄膜の品質とステップ・カバレージを制御できる際の加工パラメータとして用いることができる。これは、高Ｋ誘電体膜のみの用途に限定されず、ＣＶＤによって堆積されるいずれの薄膜にも使用できる。そのため、本発明の実施例により、先行技術を凌ぐ利点を提供するコンデンサ構造、およびコンデンサ誘電体を形成する方法が提供されることは明らかである。
【００２８】
本明細書では、具体的実施例を参照して本発明を説明してきた。しかしながら、当業者は、冒頭に記載される請求の範囲から逸脱することなく、種々の変形および変更が可能であることを理解しよう。従って、本明細書および図面は、限定を意図するのではなく、明解さを意図するものとみなすべきであり、上記すべての変形は本発明の範囲に属することが意図される。請求の範囲では、機能を有する手段クレームは（あれば）、ここに具陳された機能を実施する本明細書記載の構造を包含する。機能を有する手段クレームはまた、ここに具陳された機能を実施する構造上の同等性および同等の構造を包含する。
【図面の簡単な説明】
本発明は、例として図示されるものであって、添付の図面によって限定されない。これらの図面において、同様の参照番号は同様の素子を示す。
【図１】コンデンサ電極を形成した後の半導体デバイス基板の一部分に関する先行技術の断面図を含む。
【図２】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図３】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図４】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図５】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図６】本発明の実施例によるコンデンサを形成する方法についての連続する段階の断面図を含む。
【図７】本発明の実施例による化学気相堆積法工程中の反応の流れに関するタイミング列のグラフを示す。
【図８】本発明の実施例による化学気相堆積法工程中の反応の流れに関するタイミング列のグラフを示す。
図面内の素子は、単純化かつ分かりやすく図示されており、必ずしも縮尺通りではないことを、当業者は理解しよう。例えば、図面内に示される幾つかの素子の寸法は、本発明の実施例に対する理解の促進を助けるため、他の素子と比較して大きめに示される場合もある。
【符号の説明】
２０ 半導体デバイス基板
３０ 下部電極ポスト
４０ コンデンサ誘電体膜
５０ 上部コンデンサ電極
６０ 絶縁層
２０２ 電界分離領域
２０４ ドープ領域
２０６，２１０ 誘電体膜
２０８ ゲート電極
２１３ 導電プラグ
２１４ 接着／障壁膜
２１６ 導電膜材料
２１８ トランジスタ
２２０ 酸素遮断材料
Claims (4)
- 半導体デバイスを形成する方法であって、
半導体基板（１０）を設ける段階と、
前記半導体基板（１０）を真空チャンバ内に入れて、前記半導体基板を大気圧以下の圧力下に置く段階と、
前記大気圧以下の圧力を維持する一方で、（ｉ）第１反応物質を、前記真空チャンバ内に第１流量で流入させる段階と、（ｉｉ）前記第１反応物質の前記真空チャンバ内への流入を、第２流量に減少させる段階と、（ｉｉｉ）前記第１反応物質の前記真空チャンバ内への流入を、第３流量へと増加させる段階と、（ｉｖ）前記第１反応物質を流入させる段階（ｉ）を開始した後に、第２反応物質を、前記真空チャンバ内に第４流量で流入させる段階と、（ｖ）前記第２反応物質の流量を第５流量に減少させる段階とを連続して実施することによって、前記半導体基板（１０）上に層（４０）を堆積させる段階と
を備え、
前記第２流量及び第５流量はゼロであり、
前記第２反応物質を第４流量で流入させる段階（ｉｖ）は、前記第１反応物質の流入を第２流量に減少させる段階（ｉｉ）と同時に実施されて、前記第２反応物質の流量が、前記第１反応物質の流量をゼロに減少させると同時に、ゼロから第４流量に増加されるようにし、
前記第２反応物質の流量を減少させる段階（ｖ）は、前記第１反応物質の流量を増加させる段階（ｉｉｉ）よりも前の、前記第１反応物質が第２流量に減少している際に実施されて、前記第１反応物質及び前記第２反応物質が、前記第２反応物質の流量をゼロに減少させてから所定の期間、前記真空チャンバ内に流入しないようにすることを特徴とする方法。 - 半導体デバイスを形成する方法であって、
半導体基板（１０）を、真空チャンバ内に入れる段階と、
前記真空チャンバを、大気圧以下の圧力へと排気する段階と、
第１反応物質を、前記真空チャンバ内に流入させる段階と、
１つ又は複数の第２反応物質を、前記真空チャンバ内に流入させる段階と、
前記半導体基板（１０）の上に層（４０）が形成される間、前記第１反応物質と、前記１つ又は複数の第２反応物質の流量を交互に変化させる段階であって、前記層（４０）は、チタン酸バリウム・ストロンチウム；チタン酸ストロンチウム；ジルコン酸チタン酸鉛；タンタル酸ストロンチウム・ビスマス；および五酸化タンタルによって構成されるグループから選択される物質を含む、前記交互に変化させる段階と
を備え、前記交互に変化させる段階において、前記第１の反応物質の流量と前記１つ又は複数の第２反応物質の流量は交互にゼロに変化させられ、前記１つ又は複数の第２反応物質の流量は、前記第１反応物質の流量をゼロに減少させると同時に、ゼロから所定の値に増加され、前記第１反応物質及び前記１つ又は複数の第２反応物質が、前記１つ又は複数の第２反応物質の流量ゼロに減少させてから所定の期間、前記真空チャンバ内に流入しないことを特徴とする方法。 - 半導体デバイスを形成する方法であって、
半導体基板（１０）を、化学気相堆積法チャンバ内に入れる段階と、
前記化学気相堆積法チャンバを、約０．１から５０トルの範囲内にある圧力へと排気する段階と、
第１反応物質を、前記化学気相堆積法チャンバ内に流入させる段階と、
１つ又は複数の第２反応物質を、前記化学気相堆積法チャンバ内に流入させる段階と、
前記半導体基板（１０）の上に誘電体層（４０）が形成される間、前記第１反応物質と、前記１つ又は複数の第２反応物質の流量を交互に変化させる段階であって、前記誘電体層が形成される間、温度は、摂氏約５００度から７００度の範囲内にあり、かつ前記誘電体層（４０）は、バリウム，ストロンチウム，チタンおよび酸素を含む、前記交互に変化させる段階と
を備え、前記交互に変化させる段階において、前記第１の反応物質の流量と前記１つ又は複数の第２反応物質の流量は交互にゼロに変化させられ、前記１つ又は複数の第２反応物質の流量は、前記第１反応物質の流量をゼロに減少させると同時に、ゼロから所定の値に増加され、前記第１反応物質及び前記１つ又は複数の第２反応物質が、前記１つ又は複数の第２反応物質の流量ゼロに減少させてから所定の期間、前記化学気相堆積法チャンバ内に流入しないことを特徴とする方法。 - 半導体デバイスを形成する方法であって、
第１コンデンサ電極（３０）を、半導体基板（１０）の上に形成する段階と、
前記半導体基板（１０）を、真空チャンバ内に入れる段階と、
前記真空チャンバを、大気圧以下の圧力へと排気する段階と、
第１反応物質を、前記真空チャンバ内に流入させる段階と、
１つ又は複数の第２反応物質を、前記真空チャンバ内に流入させる段階と、
コンデンサ誘電体層（４０）が前記第１コンデンサ電極（３０）の上に形成される間、前記第１反応物質と、前記１つ又は複数の第２反応物質の流量を交互に変化させる段階と、
前記半導体基板（１０）を、前記真空チャンバから除去する段階と、
第２コンデンサ電極（５０）を、前記コンデンサ誘電体層の上に形成する段階と
を備え、前記交互に変化させる段階において、前記第１の反応物質の流量と前記１つ又は複数の第２反応物質の流量は交互にゼロに変化させられ、前記１つ又は複数の第２反応物質の流量は、前記第１反応物質の流量をゼロに減少させると同時に、ゼロから所定の値に増加され、前記第１反応物質及び前記１つ又は複数の第２反応物質が、前記１つ又は複数の第２反応物質の流量をゼロに減少させてから所定の期間、前記真空チャンバ内に流入しないことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/211,165 US6583057B1 (en) | 1998-12-14 | 1998-12-14 | Method of forming a semiconductor device having a layer deposited by varying flow of reactants |
| US211165 | 2002-08-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183058A JP2000183058A (ja) | 2000-06-30 |
| JP4583531B2 true JP4583531B2 (ja) | 2010-11-17 |
Family
ID=22785804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34909399A Expired - Fee Related JP4583531B2 (ja) | 1998-12-14 | 1999-12-08 | 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6583057B1 (ja) |
| JP (1) | JP4583531B2 (ja) |
| KR (1) | KR100659918B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060219157A1 (en) * | 2001-06-28 | 2006-10-05 | Antti Rahtu | Oxide films containing titanium |
| FI108375B (fi) | 1998-09-11 | 2002-01-15 | Asm Microchemistry Oy | Menetelmõ eristõvien oksidiohutkalvojen valmistamiseksi |
| US6677613B1 (en) * | 1999-03-03 | 2004-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6876145B1 (en) | 1999-09-30 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic electroluminescent display device |
| JP3681632B2 (ja) * | 2000-11-06 | 2005-08-10 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP4074461B2 (ja) * | 2002-02-06 | 2008-04-09 | 東京エレクトロン株式会社 | 成膜方法および成膜装置、半導体装置の製造方法 |
| US8383525B2 (en) | 2008-04-25 | 2013-02-26 | Asm America, Inc. | Plasma-enhanced deposition process for forming a metal oxide thin film and related structures |
| US20110293830A1 (en) | 2010-02-25 | 2011-12-01 | Timo Hatanpaa | Precursors and methods for atomic layer deposition of transition metal oxides |
| US9062390B2 (en) | 2011-09-12 | 2015-06-23 | Asm International N.V. | Crystalline strontium titanate and methods of forming the same |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4557950A (en) * | 1984-05-18 | 1985-12-10 | Thermco Systems, Inc. | Process for deposition of borophosphosilicate glass |
| JPH0627328B2 (ja) * | 1985-07-16 | 1994-04-13 | ソニー株式会社 | 高誘電率薄膜 |
| JPH084072B2 (ja) * | 1986-01-14 | 1996-01-17 | キヤノン株式会社 | 堆積膜形成法 |
| US5871811A (en) * | 1986-12-19 | 1999-02-16 | Applied Materials, Inc. | Method for protecting against deposition on a selected region of a substrate |
| US5166092A (en) * | 1988-01-28 | 1992-11-24 | Fujitsu Limited | Method of growing compound semiconductor epitaxial layer by atomic layer epitaxy |
| JPH02235327A (ja) * | 1989-03-08 | 1990-09-18 | Fujitsu Ltd | 半導体成長装置および半導体成長方法 |
| JP2952010B2 (ja) * | 1990-07-23 | 1999-09-20 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0508060A3 (en) * | 1991-02-12 | 1993-01-13 | Ngk Spark Plug Co. Ltd. | Method of forming oxide superconducting films and oxide superconducting members having said films |
| JPH05217921A (ja) * | 1991-09-13 | 1993-08-27 | Motorola Inc | 材料膜のエピタキシアル成長を行うための温度制御された処理 |
| JPH07111253A (ja) * | 1993-08-20 | 1995-04-25 | Hitachi Ltd | シリサイド形成方法および半導体装置の製造方法 |
| US5679815A (en) * | 1994-09-16 | 1997-10-21 | Advanced Technology Materials, Inc. | Tantalum and niobium reagents useful in chemical vapor deposition processes, and process for depositing coatings using the same |
| US5919522A (en) * | 1995-03-31 | 1999-07-06 | Advanced Technology Materials, Inc. | Growth of BaSrTiO3 using polyamine-based precursors |
| US6121163A (en) * | 1996-02-09 | 2000-09-19 | Applied Materials, Inc. | Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface |
| US5786027A (en) * | 1996-02-14 | 1998-07-28 | Micron Technology, Inc. | Method for depositing polysilicon with discontinuous grain boundaries |
| US5882410A (en) * | 1996-10-01 | 1999-03-16 | Mitsubishi Denki Kabushiki Kaisha | High dielectric constant thin film structure, method for forming high dielectric constant thin film, and apparatus for forming high dielectric constant thin film |
| US5983906A (en) * | 1997-01-24 | 1999-11-16 | Applied Materials, Inc. | Methods and apparatus for a cleaning process in a high temperature, corrosive, plasma environment |
| US6026762A (en) * | 1997-04-23 | 2000-02-22 | Applied Materials, Inc. | Apparatus for improved remote microwave plasma source for use with substrate processing systems |
| US5972430A (en) * | 1997-11-26 | 1999-10-26 | Advanced Technology Materials, Inc. | Digital chemical vapor deposition (CVD) method for forming a multi-component oxide layer |
| KR19990057470A (ko) * | 1997-12-30 | 1999-07-15 | 왕중일 | 플라이백 트랜스포머 |
| KR100275727B1 (ko) * | 1998-01-06 | 2001-01-15 | 윤종용 | 반도체 장치의 커패시터 형성방법 |
| US6117769A (en) * | 1998-08-11 | 2000-09-12 | Advanced Micro Devices, Inc. | Pad structure for copper interconnection and its formation |
| US6037001A (en) * | 1998-09-18 | 2000-03-14 | Gelest, Inc. | Method for the chemical vapor deposition of copper-based films |
| US6066196A (en) * | 1998-09-18 | 2000-05-23 | Gelest, Inc. | Method for the chemical vapor deposition of copper-based films and copper source precursors for the same |
-
1998
- 1998-12-14 US US09/211,165 patent/US6583057B1/en not_active Expired - Fee Related
-
1999
- 1999-12-08 JP JP34909399A patent/JP4583531B2/ja not_active Expired - Fee Related
- 1999-12-14 KR KR1019990057470A patent/KR100659918B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6583057B1 (en) | 2003-06-24 |
| JP2000183058A (ja) | 2000-06-30 |
| KR20000048132A (ko) | 2000-07-25 |
| KR100659918B1 (ko) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100622609B1 (ko) | 박막 형성 방법 | |
| KR100403611B1 (ko) | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 | |
| US5846859A (en) | Method for manufacturing a semiconductor memory device having capacitive storage | |
| JP4255102B2 (ja) | 誘電膜を有するメモリ素子の製造方法 | |
| US20070014919A1 (en) | Atomic layer deposition of noble metal oxides | |
| KR20010063450A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100587048B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| JP4583531B2 (ja) | 反応物質の流入を変化させることにより堆積された層を有する半導体デバイスを形成する方法。 | |
| US6525364B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR20020083772A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP2003318284A (ja) | 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法 | |
| KR100587049B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR100344709B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US6756261B2 (en) | Method for fabricating capacitors in semiconductor devices | |
| JP2001057414A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2001036046A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| KR20170120443A (ko) | 텅스텐 박막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| US6495414B2 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100401525B1 (ko) | 캐패시터 및 그 제조방법 | |
| KR20010027082A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100444303B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100826638B1 (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
| KR100362197B1 (ko) | 반도체소자 제조 방법 | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2003124346A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100609 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |