JPH02235327A - 半導体成長装置および半導体成長方法 - Google Patents

半導体成長装置および半導体成長方法

Info

Publication number
JPH02235327A
JPH02235327A JP1055827A JP5582789A JPH02235327A JP H02235327 A JPH02235327 A JP H02235327A JP 1055827 A JP1055827 A JP 1055827A JP 5582789 A JP5582789 A JP 5582789A JP H02235327 A JPH02235327 A JP H02235327A
Authority
JP
Japan
Prior art keywords
gas
reaction
substrate
epitaxial layer
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1055827A
Other languages
English (en)
Inventor
Hiroshi Fujioka
洋 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1055827A priority Critical patent/JPH02235327A/ja
Priority to EP19900104205 priority patent/EP0386676A3/en
Priority to US07/488,837 priority patent/US5180684A/en
Priority to KR1019900003007A priority patent/KR940004441B1/ko
Publication of JPH02235327A publication Critical patent/JPH02235327A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/057—Gas flow control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/059—Germanium on silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/16—Superlattice

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 Ｓｉ系半導体材料のエビタキシャル層を形成するための
ＣＶＤ装置およびこれを用いた複数層の半導体層の成゜
長方法に関し． 充分に浅いエビタキシャルＰＮ接合を形成することがで
きるようにする，と共に．半導体基板の側壁にもエビタ
キシャルＰＮ接合を形成することができるようにするこ
とを目的とし． 反応容器と，ウェハを加熱するための加熱炉と，加熱炉
に電力を供給するための電源と，反応ガスの２１Ｉｒｆ
Ｌ．を断続するための切換装置と．電源および切換装置
を制御して，反応ガスを流す期間のみウェハを成長温度
まで加熱し，かつ，反応ガスを切り換えている期間は．
加熱を停止させるように電源と切換装置とを同期させる
ための制御装置とを有する装置．および．この装置を用
いて，反応容器に反応ガスを導入している期間のみ反応
容器内を成長温度まで加熱し，反応ガスを切り換えてい
る期間は８反応容器内の加熱を停止するように構成する
． 〔産業上の利用分野〕 本発明は．半導体成長装置，特に，　Ｓｉ系半導体材料
のエビタキシャル層を形成するためのＣＶＤ装置に関す
る． 近年，　ＳＬ，　ＳｉＧｅ，　ＳｔＣなどのＳｔ系半導
体材料を用いた素子の微細化，高速化に伴い， ■充分に薄いエビタキシャル層を形成する技術２■充分
に浅いＰＮ接合を形成する技術，■半導体基板の側壁に
エビタキシャル層を形成すろ技術． が要求されている。
〔従来の技術及び発明が解決しようとする課題〕（１１
従来，　Ｓｉ，　ＳｉＧｅ，　ＳｉＣなどのＳＬ系半導
体材料の薄いエビタキシャル層を形成するためには，Ｃ
ＶＤ法，ＭＢＥ法，光エビタキシャル成長法などが用い
られていた． ＣＶＤ法は，８５０−１２００℃という比較的高温で長
時間にわたりエビタキシャル成長を行うために，不純物
の拡散が生じ，要求を満足できるほど充分に浅いＰＮ接
合を形成することができない．という問題があった． これに対して．６００〜７００℃と比較的低温でエビタ
キシャル成長を行う方法として，ＭＢＥ法および光エビ
タキシャル成長方法がある，しかしながら，ＭＢＥ法に
は，■高真空を必要とするため量産に向かない．■形成
されたエビタキシャル層の結晶性が悪い，■半導体基板
の側壁にエビタキシャル成長させることができない．■
選択成長を行うこ・とができない，■不純物を高濃度に
ドーピングすることができない，という問題があった． また．光エビタキシャル成長法には，■Ｕｖ光を導入す
るための窓がくもってしまうために量産性が悪い，■半
導体基板の側壁にエビタキシャル成長させることができ
ない，という問題があった．（２）従来，　Ｓｔ，　Ｓ
ｉＧａ，　ＳｉＣなどのＳｉ系半導体材料の浅いＰＮ接
合を形成するためには，イオン注入法が用いられていた
が．要求を満足できるほど充分な電気特性と薄さとを有
するＰＮ接合を形成することができない．という問題が
あった。
本発明は．上記の問題点を解決し，充分に浅いエビタキ
シャルＰＮ接合を形成することができるようにする，と
共に．゛半導体基板の側壁にもエビタキシャルＰＮＩ合
を形成することができるようにした，半導体成長装１．
特に，　Ｓｉ，　ＳｉＧｅ．　ＳｉＣなどのＳｔ系半導
体材料のエビタキシャル層を形成するためのＣｖＤ装置
，および．この装置を用いた半導体成長方法を提供する
ことを目的とする．（課題を解決するための手段〕 上記の目的を達成するために，本発明に係る第１の発明
である半導体成長装置，特に，　Ｓｔ，　ＳｉＧｅ＋Ｓ
ｉＣなどのＳｊ系半導体材料のエビタキシャル層を形成
するためのＣＶＤ装置は，反応容器と，この反応容器の
中に載置されたウェハを加熱するための加熱炉と．この
加熱炉に電力を供給するための電源と．反応容器内へ導
入する反応ガスの流れを断続するための切換装置と，電
源および切換装置を制御して，反応ガスを流す期間のみ
ウェハを成長温度まで加熱し，かつ，反応ガスを切り換
えている期間は．加熱を停止させるように電源と切換装
置とを同期させるための制御装置とを有するように構成
する． また．本発明に係る第２の発明である半導体成長方法は
．反応容器に導入される反応ガスを切り換えて複数の半
導体層を成長させる半導体成長方法において，反応容器
に反応ガスを導入している期間のみ反応容器内を成長温
度まで加熱し．反応ガスを切り換えている期間は，反応
容器内の加熱を停止するように構成する． 〔作用〕 本発明に係る半導体成長装置および半導体成長方法，特
にｒ　Ｓｉ，ＳｉＧｅ，　ｓｉｃなどのｓｉ系半導体材
料のエビタキシャル層を形成するためのＣＶＤ装置およ
びそれを用いたエビタキシャル層形成方法は．制御装置
によって，ウェハを加熱するための赤外線加熱炉に電力
を供給するための電源と反応容器内へ導入する反応ガス
の流れを高速に断続するための高速ガス切換装置とを制
御することにより．反応ガスを流す時間とウェハを加熱
する時間とを同期させるようにしているので，ウェハに
熱のかかっている時間を短くすることができるため．不
純物の拡散が抑制され，非常に薄いエピタキシャルＰＮ
接合を形成することができる．また，堆積反応が熱反応
であるので．半導体基板の側壁にもエビタキシャルＰＮ
接合を形成することができる． （実施例〕 第１図は，本発明の一実施例構成を示す図である． 第１図において，ｌは石英管などからなる反応容器．２
はウェハを支えるためのピン，３はｓｉ，ＳｉＧｅ，　
ＳｉＣなどのＳｔ系半導体材料からなるウェハ，４はウ
ェハ３を加熱するための赤外線加熱炉，５は赤外線加熱
炉４に電力を供給するための電源．６は反応容器ｌ内へ
導入する反応ガスの流れを高速に断続するための高速ガ
ス切換装置，７は電源５および高速ガス切換装置６を制
御して，反応ガスを流す時間とウェハ３を加熱する時間
とを同期させるための制御装置である． 以下．第１図に示す装置を用いて．不純物濃度Ｉ　Ｘ　
１　０　ＩＳａｍ−”のｎ型Ｓｌ基板上にｐ型エピタキ
シャル層を形成した例を説明する． ■反応容器ｌ中に．キャリアガスとしてＨ，をｌ０１／
■ｉｎの流量で流し続ける． ■反応容器ｌ内を９００℃．　　５Ｔｏｒｒにし，ｎ型
Ｓｔ基板を５分間ク・リーニングする．■反応容器ｌ内
を５００℃まで冷却する．■反応ガスとして，ＳｉＨ＜
とＢｍＨ＆との混合ガス（ＳｉＨｎ　　ｊ　Ｂｚ　Ｈ＆
　＝　１　０　０　０　：　３）を用いテ，　　ｎ型ｓ
ｉＪ［上にｐ型エビタキシャル層を形成する．エビタキ
シャル成長のシーケンスを第２図に示す．すなわち．制
御装置７は，第２図に示した０秒より少し前に電源５を
起動し，赤外線加熱炉４により基板温度を上昇させて．
Ｏ秒の時点で８５０℃になるように制御する．一方，制
御装置７は，高速ガス切換装置６を制御して，ＳｉＨａ
とＢｔ　Ｈ＆との混合ガスからなる反応ガスのうち．Ｓ
ｉＨ４のガス流量が１　０　０　ｃｃ／＋ｓｉｎとなる
ようにする．この状態を１０秒間維持する． ■１０秒間経遇したら．制御装置７は，電源５を断にし
て．反応容器ｌ内を冷却すると共に高速ガス切換装置６
を制御して，反応ガスの供給を断つ． 以上の工程により，ｎ型Ｓｉ基板上に厚さ約１０００人
のｐ型エピタキシャル層を形成することができた． ＳＩＭＳによる不純物プロファイルを第３図に示す．同
図から．本発明によれば．非常にシャープなエビタキシ
ャルＰＮ接合を極めて浅く形成することができる，とい
うことがわかる．次に．本発明を適用してデバイスを作
製した例を示す． （適用例ｌ） 第４図は．本発明の第１の適用例を示すもので．本発明
に係る半導体成長装置により．選択エビタキシャル成長
法でＭＯＳＦＥＴを作製した例である． 第４図において．４１はＳｉ基板，４２はフィールド酸
化膜゜．４３はゲート酸化膜，４４はポリＳｉゲーロ　
４５は保護酸化膜，４６は本発明により形成した厚さ２
０００人のエビタキシャル層からなるソース．４７は本
発明により形成した厚さ２０００人のエビタキシャノレ
層からなるドレインである． このように，ソース４６およびドレイン４７をｓｔ［４
ｔ上に薄《形成することにより，ゲート長が短くなって
も正常に動作するＭＯＳＦＥＴを実現することができる
． （適用例２） 第５図は，本発明の第２の適用例を示すもので，本発明
に係る半導体成長装置によりＳｉ基板の側壁にバイポー
ラ・トランジスタを形成した例である．第５図において
．５１はＳｉ基板．５２はｎ型コレクタ，５３はＳｉＯ
ｘ膜，５４は本発明により形成した厚さ１０００人のｐ
型エピタキシャルＳｉべ一ス層，５５はＳｉｎｇ膜，５
６はｎ型エミシタ領域，５７はｎ９型ポリＳｉエミッタ
電極，５８はＮベース電極である． この構造のバイボーラ・トランジスタは，ベースを形成
するためのフォトリソグラフィ工程が不要なため．非常
に微細な素子を作製することができる．また，寄生容量
が小さいので．高速に動作するものが得られる． （適用例３） 第６図は，本発明の第３の通用例を示すもので，本発明
に係る半導体成長装置によりバイボーラ・？ランジスタ
を形成した例である． 第６図において，６１はＳｔ基板．６２はフィールドＳ
ｉＯ■膜，６３はｎ型コレクタ．６４は本発明により形
成した厚さ１０００人のｐ型エピタキシャルＳｉベース
層．６５は３１０ｇ膜．６６はｎ型エミッタ，６７はｎ
９型ボリＳｔエミソタ電極，６８はＮベース電極である
． この構造のバイポーラ・トランジスタは．ペース層６４
を極めて薄く形成することができるので，高速に動作さ
せることができる。
（適用例４） 第７図は，本発明の第４の適用例を示すもので，本発明
に係る半導体成長装置により量子細線を利用した素子を
形成した例である． 第７図において．７１はＳｉ基板，７２はノンドープの
ＳｉＧｅ層，７３はノンドープのＳｒ層，７４はノンド
ープのＳｉＧｅ層，７５はノンドーブのＳｉ層，７６は
ノンドープのＳｉＧｅ層，７７はノンドープのＳｉ層，
７８はノンドープのＳｉＧｅ層，７９は後述のｐ０型エ
ピタキシ・ヤルＳｉ層とＳｉＧｅ層界面に形成された量
子細線，８０は本発明により形成した厚さ５００Ａのｐ
９型エピタキシャル層である．この構造によって形成さ
れた量子細線中では，キャリアが散乱されにくいために
，キャリアの易動度が非常に大きい．したがって．この
量子細線を使ってＦＥＴを作れば，非常に優れた高速素
子が形成できる． 以上に説明した通用例で示した素子のほかに本発明に係
る半導体成長装置は．量子干渉効果を利用した素子の作
製にも通用することができる．〔発明の効果〕 本発明に係る半導体成長装置および半導体成長方法によ
れば．２０００人以下の非常に薄いＳｉ．ＳｉＧａ，　
ＳｉＣなどのＳｔ系半導体材料のエビタキシャルＰＮ接
合を形成することができる．と共に，半導体基板の側壁
にもエビタキシャルＰＮ接合を形成することができる． 第１図は本発明の一実施例構成を示す図，第２図はエビ
タキシャル成長のシーケンスを示す図． 第３図は不純物プロファイルを示す図．第４図は本発明
の通用例ｌを示す図， 第５図は本発明の適用例２を示す図． 第６図は本発明の適用例３を示す図， 第７図は本発明の適用例４を示す図 である．

Claims (2)

    【特許請求の範囲】
  1. （１）反応容器（１）と、 この反応容器（１）の中に載置されたウェハ（３）を加
    熱するための加熱炉（４）と、 この加熱炉（４）に電力を供給するための電源（５）と
    、 反応容器（１）内へ導入する反応ガスの流れを断続する
    ための切換装置（６）と、 電源（５）および切換装置（６）を制御して、反応ガス
    を流す期間のみウェハ（３）を成長温度まで加熱し、か
    つ、反応ガスを切り換えている期間は、加熱を停止させ
    るように電源（５）と切換装置（６）とを同期させるた
    めの制御装置（７）とを有することを特徴とする半導体
    成長装置。
  2. （２）反応容器（１）に導入される反応ガスを切り換え
    て複数の半導体層を成長させる半導体成長方法において
    、 反応容器（１）に反応ガスを導入している期間のみ反応
    容器（１）内を成長温度まで加熱し、反応ガスを切り換
    えている期間は、反応容器（１）内の加熱を停止する ことを特徴とする半導体成長方法。
JP1055827A 1989-03-08 1989-03-08 半導体成長装置および半導体成長方法 Pending JPH02235327A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1055827A JPH02235327A (ja) 1989-03-08 1989-03-08 半導体成長装置および半導体成長方法
EP19900104205 EP0386676A3 (en) 1989-03-08 1990-03-05 Semiconductor growth process and apparatus therefore
US07/488,837 US5180684A (en) 1989-03-08 1990-03-06 Semiconductor growth process
KR1019900003007A KR940004441B1 (ko) 1989-03-08 1990-03-07 반도체 성장방법 및 그에 대한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1055827A JPH02235327A (ja) 1989-03-08 1989-03-08 半導体成長装置および半導体成長方法

Publications (1)

Publication Number Publication Date
JPH02235327A true JPH02235327A (ja) 1990-09-18

Family

ID=13009798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1055827A Pending JPH02235327A (ja) 1989-03-08 1989-03-08 半導体成長装置および半導体成長方法

Country Status (4)

Country Link
US (1) US5180684A (ja)
EP (1) EP0386676A3 (ja)
JP (1) JPH02235327A (ja)
KR (1) KR940004441B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105497B2 (ja) * 1990-01-31 1995-11-13 新技術事業団 半導体デバイス及びその製造方法
US5213995A (en) * 1992-04-16 1993-05-25 At&T Bell Laboratories Method of making an article comprising a periodic heteroepitaxial semiconductor structure
DE4301333C2 (de) * 1993-01-20 2003-05-15 Daimler Chrysler Ag Verfahren zur Herstellung von Silizium-Germanium-Heterobipolartransistoren
US5342805A (en) * 1993-07-01 1994-08-30 G.I. Corporation Method of growing a semiconductor material by epilaxy
US5298457A (en) * 1993-07-01 1994-03-29 G. I. Corporation Method of making semiconductor devices using epitaxial techniques to form Si/Si-Ge interfaces and inverting the material
US5685946A (en) * 1993-08-11 1997-11-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
JPH1116838A (ja) * 1997-06-24 1999-01-22 Nec Corp 多結晶シリコン膜の成長方法およびｃｖｄ装置
US6583057B1 (en) * 1998-12-14 2003-06-24 Motorola, Inc. Method of forming a semiconductor device having a layer deposited by varying flow of reactants
WO2001018564A1 (en) * 1999-09-08 2001-03-15 Suni Imaging Microsystems, Inc. Digital x-ray imaging device
KR101050377B1 (ko) * 2001-02-12 2011-07-20 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
JP4399517B2 (ja) * 2004-01-05 2010-01-20 株式会社堀場製作所 成膜装置と成膜方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696834A (en) * 1979-12-28 1981-08-05 Mitsubishi Monsanto Chem Co Compound semiconductor epitaxial wafer and manufacture thereof
US4400409A (en) * 1980-05-19 1983-08-23 Energy Conversion Devices, Inc. Method of making p-doped silicon films
US4411728A (en) * 1981-03-30 1983-10-25 Agency Of Industrial Science & Technology Method for manufacture of interdigital periodic structure device
GB2114367A (en) * 1982-01-28 1983-08-17 Western Electric Co Semiconductor memory device
DE3376432D1 (en) * 1982-01-28 1988-06-01 Toshiba Machine Co Ltd Semiconductor vapor phase growing apparatus
GB2158843A (en) * 1984-05-14 1985-11-20 Philips Electronic Associated Method of manufacturing a semiconductor device by molecular beam epitaxy
US4659401A (en) * 1985-06-10 1987-04-21 Massachusetts Institute Of Technology Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
CA1292550C (en) * 1985-09-03 1991-11-26 Masayoshi Umeno Epitaxial gallium arsenide semiconductor wafer and method of producing the same
JPH01204411A (ja) * 1988-02-09 1989-08-17 Nec Corp 半導体装置の製造方法
US4948752A (en) * 1988-08-10 1990-08-14 Itt Corporation Method of making sagfets on buffer layers
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator

Also Published As

Publication number Publication date
EP0386676A3 (en) 1990-10-24
KR900015259A (ko) 1990-10-26
KR940004441B1 (ko) 1994-05-25
US5180684A (en) 1993-01-19
EP0386676A2 (en) 1990-09-12

Similar Documents

Publication Publication Date Title
KR900007686B1 (ko) 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법
US5170231A (en) Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current
US6399429B1 (en) Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
TW511129B (en) Manufacturing method for semiconductor device
JPH02235327A (ja) 半導体成長装置および半導体成長方法
JPH0556852B2 (ja)
JP3079575B2 (ja) 半導体装置の製造方法
JP2775563B2 (ja) 半導体装置およびその製造方法
JPH1041321A (ja) バイポーラトランジスタの製造方法
US6306212B1 (en) Gallium arsenide semiconductor devices fabricated with insulator layer
JPH03289140A (ja) 半導体装置の製造方法
JP2000021782A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
EP0289246A1 (en) Method of manufacturing MOS devices
JP3494467B2 (ja) 半導体薄膜の形成方法
KR20010038202A (ko) 반도체박막을 저온성장하는 방법
JPS6159818A (ja) 半導体装置の製造方法
JPH02238617A (ja) 半導体薄膜の結晶成長方法
JPH04373121A (ja) 結晶基材の製造方法
JP2003528443A5 (ja)
JP2867402B2 (ja) 半導体装置の製造方法
JP2001168055A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPH043420A (ja) コンタクトホール埋め込み方法
JPH05218014A (ja) 絶縁膜の形成方法