KR20200028299A - 매립 방법 및 처리 시스템 - Google Patents

매립 방법 및 처리 시스템 Download PDF

Info

Publication number
KR20200028299A
KR20200028299A KR1020190106446A KR20190106446A KR20200028299A KR 20200028299 A KR20200028299 A KR 20200028299A KR 1020190106446 A KR1020190106446 A KR 1020190106446A KR 20190106446 A KR20190106446 A KR 20190106446A KR 20200028299 A KR20200028299 A KR 20200028299A
Authority
KR
South Korea
Prior art keywords
ruthenium
processing chamber
film
wafer
processing
Prior art date
Application number
KR1020190106446A
Other languages
English (en)
Other versions
KR102307270B1 (ko
Inventor
고이치 사토
다다히로 이시자카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200028299A publication Critical patent/KR20200028299A/ko
Application granted granted Critical
Publication of KR102307270B1 publication Critical patent/KR102307270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

저저항인 루테늄의 매립 방법 및 처리 시스템을 제공한다.
루테늄을 함유하는 가스를 공급하는 공정과, 상기 루테늄을 함유하는 가스를 이용하여, 절연층에 형성된 오목부의 저부에 금속층을 갖는 기판의, 상기 저부로부터 루테늄을 매립하는 공정을 구비하는, 매립 방법이 제공된다.

Description

매립 방법 및 처리 시스템{EMBEDDING METHOD AND PROCESSING SYSTEM}
본 개시는 매립 방법 및 처리 시스템에 관한 것이다.
예를 들어 절연층에 마련된 트렌치, 비아 홀, 콘택트 홀 등의 오목부 내에 루테늄 등의 금속 재료를 매립하는 프로세스가 알려져 있다.
특허문헌 1에는, 루테늄 액체 원료를 기화시킨 가스와 산소 함유 가스를 이용하여 기판 상에 루테늄막 또는 산화루테늄막을 성막하는 공정을 갖는 반도체 장치의 제조 방법이 개시되어 있다.
일본 특허 공개 제2008-22021호 공보
일 측면에서는, 본 개시는 저저항인 루테늄의 매립 방법 및 처리 시스템을 제공한다.
상기 과제를 해결하기 위하여 일 양태에 의하면, 루테늄을 함유하는 가스를 공급하는 공정과, 상기 루테늄을 함유하는 가스를 이용하여, 절연층에 형성된 오목부의 저부에 금속층을 갖는 기판의, 상기 저부로부터 루테늄을 매립하는 공정을 구비하는, 매립 방법이 제공된다.
일 측면에 의하면 저저항인 루테늄의 매립 방법 및 처리 시스템을 제공할 수 있다.
도 1은 일 실시 형태에 따른 매립 방법에 이용하는 처리 시스템의 일례의 평면 모식도.
도 2는 일 실시 형태에 따른 매립 방법에 이용하는 처리실의 일례의 종단면 도.
도 3은 일 실시 형태에 따른 루테늄 매립 시의 선택비의 일례를 나타내는 도면.
도 4는 일 실시 형태에 따른 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도.
도 5는 일 실시 형태의 변형예에 따른 프리클린 공정의 유무와 선택비의 일례를 나타내는 도면.
도 6은 일 실시 형태의 변형예에 따른 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도.
도 7은 제1 참고예에 따른 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도.
이하, 도면을 참조하여, 본 개시를 실시하기 위한 형태에 대하여 설명한다. 각 도면에 있어서 동일한 구성 부분에는 동일한 부호를 붙여, 중복된 설명을 생략하는 경우가 있다.
<처리 시스템>
먼저, 일 실시 형태에 따른 매립 방법에 이용하는 처리 시스템에 대하여 도 1을 이용하여 설명한다. 도 1은, 일 실시 형태에 따른 매립 방법에 이용하는 처리 시스템의 일례의 평면 모식도이다.
처리 시스템은 처리실(11 내지 14)과 진공 반송실(20)과 로드 로크실(31, 32)과 대기 반송실(40)과 로드 포트(51 내지 53)와 게이트 밸브(61 내지 68)와 제어 장치(70)를 구비하고 있다.
처리실(11)은, 반도체 웨이퍼 W(이하, 「웨이퍼 W」라 칭함)를 적재하는 스테이지(11a)를 가지며, 게이트 밸브(61)를 통하여 진공 반송실(20)과 접속되어 있다. 마찬가지로 처리실(12)은, 웨이퍼 W를 적재하는 스테이지(12a)를 가지며, 게이트 밸브(62)를 통하여 진공 반송실(20)과 접속되어 있다. 처리실(13)은, 웨이퍼 W를 적재하는 스테이지(13a)를 가지며, 게이트 밸브(63)를 통하여 진공 반송실(20)과 접속되어 있다. 처리실(14)은, 웨이퍼 W를 적재하는 스테이지(14a)를 가지며, 게이트 밸브(64)를 통하여 진공 반송실(20)과 접속되어 있다. 처리실(11 내지 14) 내는 소정의 진공 분위기로 감압되며, 그 내부에서 웨이퍼 W에 원하는 처리(에칭 처리, 성막 처리, 클리닝 처리, 애싱 처리 등)를 실시한다. 또한 처리실(11 내지 14)에 있어서의 처리를 위한 각 부의 동작은 제어 장치(70)에 의하여 제어된다.
진공 반송실(20) 내는 소정의 진공 분위기로 감압되어 있다. 또한 진공 반송실(20)에는 반송 기구(21)가 마련되어 있다. 반송 기구(21)는 처리실(11 내지 14), 로드 로크실(31, 32)에 대하여 웨이퍼 W를 반송한다. 또한 반송 기구(21)의 동작은 제어 장치(70)에 의하여 제어된다.
로드 로크실(31)은, 웨이퍼 W를 적재하는 스테이지(31a)를 가지며, 게이트 밸브(65)를 통하여 진공 반송실(20)과 접속되고 게이트 밸브(67)를 통하여 대기 반송실(40)과 접속되어 있다. 마찬가지로 로드 로크실(32)은, 웨이퍼 W를 적재하는 스테이지(32a)를 가지며, 게이트 밸브(66)를 통하여 진공 반송실(20)과 접속되고 게이트 밸브(68)를 통하여 대기 반송실(40)과 접속되어 있다. 로드 로크실(31, 32) 내는 대기 분위기와 진공 분위기를 전환할 수 있도록 되어 있다. 또한 로드 로크실(31, 32) 내의 진공 분위기 또는 대기 분위기의 전환은 제어 장치(70)에 의하여 제어된다.
대기 반송실(40) 내는 대기 분위기로 되어 있으며, 예를 들어 청정 공기의 다운 플로우가 형성되어 있다. 또한 대기 반송실(40)에는 반송 기구(41)가 마련되어 있다. 반송 기구(41)는 로드 로크실(31, 32), 후술하는 로드 포트(51 내지 53)의 캐리어 C에 대하여, 웨이퍼 W를 반송한다. 또한 반송 기구(41)의 동작은 제어 장치(70)에 의하여 제어된다.
로드 포트(51 내지 53)는 대기 반송실(40)의 긴 변의 벽면에 마련되어 있다. 로드 포트(51 내지 53)는, 웨이퍼 W가 수용된 캐리어 C 또는 빈 캐리어 C가 장착된다. 캐리어 C로서는, 예를 들어 FOUP(Front Opening Unified Pod) 등을 이용할 수 있다.
게이트 밸브(61 내지 68)는 개폐 가능하게 구성된다. 또한 게이트 밸브(61 내지 68)의 개폐는 제어 장치(70)에 의하여 제어된다.
제어 장치(70)는, 처리실(11 내지 14)의 동작, 반송 기구(21, 41)의 동작, 게이트 밸브(61 내지 68)의 개폐, 로드 로크실(31, 32) 내의 진공 분위기 또는 대기 분위기의 전환 등을 행함으로써 처리 시스템 전체를 제어한다.
다음으로, 처리 시스템의 동작의 일례에 대하여 설명한다. 예를 들어 제어 장치(70)는 게이트 밸브(67)을 엶과 함께 반송 기구(41)를 제어하여, 예를 들어 로드 포트(51)의 캐리어 C에 수용된 웨이퍼 W를 로드 로크실(31)의 스테이지(31a)로 반송시킨다. 제어 장치(70)는 게이트 밸브(67)을 닫아 로드 로크실(31) 내를 진공 분위기로 한다.
제어 장치(70)는 게이트 밸브(61, 65)를 엶과 함께 반송 기구(21)를 제어하여, 로드 로크실(31)의 웨이퍼 W를 처리실(11)의 스테이지(11a)로 반송시킨다. 제어 장치(70)는 게이트 밸브(61, 65)를 닫고 처리실(11)을 동작시킨다. 이것에 의하여 처리실(11)에서 웨이퍼 W에 소정의 처리(예를 들어 후술되는 프리클린 공정의 처리)를 실시한다.
다음으로, 제어 장치(70)는 게이트 밸브(61, 63)를 엶과 함께 반송 기구(21)를 제어하여, 처리실(11)에서 처리된 웨이퍼 W를 처리실(13)의 스테이지(13a)로 반송시킨다. 제어 장치(70)는 게이트 밸브(61, 63)을 닫고 처리실(13)을 동작시킨다. 이것에 의하여 처리실(13)에서 웨이퍼 W에 소정의 처리(예를 들어 후술되는 루테늄 매립 공정의 처리 등)를 실시한다.
제어 장치(70)는, 처리실(11)에서 처리된 웨이퍼 W를, 처리실(13)과 마찬가지의 처리가 가능한 처리실(14)의 스테이지(14a)로 반송해도 된다. 본 실시 형태에서는, 처리실(13) 및 처리실(14)의 동작 상태에 따라 처리실(11)의 웨이퍼 W를 처리실(13) 또는 처리실(14)로 반송한다. 이것에 의하여 제어 장치(70)는, 처리실(13)과 처리실(14)을 사용하여 복수의 웨이퍼 W에 대하여 병행하여 소정의 처리(예를 들어 후술되는 루테늄 매립 공정의 처리 등)를 행할 수 있다. 이것에 의하여 생산성을 높일 수 있다.
제어 장치(70)는, 처리실(13) 또는 처리실(14)에서 처리된 웨이퍼 W를, 반송 기구(21)를 제어하여 로드 로크실(31)의 스테이지(31a) 또는 로드 로크실(32)의 스테이지(32a)로 반송시킨다. 제어 장치(70)는 로드 로크실(31) 또는 로드 로크실(32) 내를 대기 분위기로 한다. 제어 장치(70)는 게이트 밸브(67) 또는 게이트 밸브(68)를 엶과 함께 반송 기구(41)를 제어하여, 로드 로크실(31) 또는 로드 로크실(32)의 웨이퍼 W를, 예를 들어 로드 포트(53)의 캐리어 C로 반송하여 수용시킨다.
이와 같이, 도 1에 도시하는 처리 시스템에 의하면, 각 처리실에 의하여 웨이퍼 W에 처리가 실시되는 동안 웨이퍼 W를 대기에 노출하는 일 없이, 즉, 진공을 깨뜨리지 않고 웨이퍼 W에 소정의 처리를 실시할 수 있다.
<처리 장치>
다음으로, 일 실시 형태에 따른 소정의 처리인 매립 방법에 이용하는 처리실을 실현하는 처리 장치(600)의 구조의 일례에 대하여 도 2를 이용하여 설명한다. 도 2는 처리 장치(600)의 일례의 단면 모식도이다. 도 2에 도시하는 처리 장치(600)는 CVD(Chemical Vapor Deposition)장치이며, 예를 들어 루테늄을 매립하기 위한 루테늄 매립 공정을 행하는 장치이다. 예를 들어 루테늄 함유 가스 등의 프로세스 가스를 공급하여 웨이퍼 W에 루테늄의 성막 처리 등의 소정의 처리를 행한다. 또한 처리 장치(600)는, 후술하는 프리클린 공정을 행하는 기능을 갖고 있어도 된다. 이하, 처리실(13)에 이용되는 처리 장치(600)를 예로 들어 설명한다.
본체 용기(601)는, 상측에 개구를 갖는, 바닥이 있는 용기이다. 지지 부재(602)는 가스 토출 기구(603)를 지지한다. 또한 지지 부재(602)가 본체 용기(601)의 상측의 개구를 막음으로써 본체 용기(601)는 밀폐되어 처리실(13)(아울러 도 1 참조)을 형성한다. 가스 공급부(604)는, 지지 부재(602)를 관통하는 공급관(602a)을 통하여 가스 토출 기구(603)에 루테늄 함유 가스 등의 프로세스 가스나 캐리어 가스를 공급한다. 가스 공급부(604)로부터 공급된 루테늄 함유 가스나 캐리어 가스는 가스 토출 기구(603)로부터 처리실(13) 내에 공급된다.
스테이지(605)는 웨이퍼 W를 적재하는 부재이며, 도 1에서는 스테이지(13a)로서 도시하고 있다. 스테이지(605)의 내부에는, 웨이퍼 W를 가열하기 위한 히터(606)가 마련되어 있다. 또한 스테이지(605)는, 스테이지(605)의 하면 중심부로부터 하방을 향하여 신장되어 본체 용기(601)의 저부를 관통하는 일단이 승강판(609)을 통하여 승강 기구(610)에 지지된 지지부(605a)를 갖는다. 또한 스테이지(605)는 단열 링(607)을 개재하여 온도 조절 부재인 온도 조절 재킷(608) 상에 고정된다. 온도 조절 재킷(608)은, 스테이지(605)를 고정하는 판부와, 판부로부터 하방으로 연장되어 지지부(605a)를 덮도록 구성된 축부와, 판부로부터 축부를 관통하는 구멍부를 갖고 있다.
온도 조절 재킷(608)의 축부는 본체 용기(601)의 저부를 관통한다. 온도 조절 재킷(608)의 하단부는, 본체 용기(601)의 하방에 배치된 승강판(609)을 통하여 승강 기구(610)에 지지된다. 본체 용기(601)의 저부와 승강판(609) 사이에는 벨로우즈(611)가 마련되어 있어서, 승강판(609)의 상하 이동에 의해서도 본체 용기(601) 내의 기밀성은 유지된다.
승강 기구(610)가 승강판(609)을 승강시키면, 스테이지(605)는, 웨이퍼 W의 처리가 행해지는 처리 위치(도 2 참조)와, 반출입구(601a)를 통하여 외부의 반송 기구(21)(도 1 참조)와의 사이에서 웨이퍼 W의 전달을 행하는 전달 위치(도시하지 않음)의 사이를 승강한다.
승강 핀(612)은, 외부의 반송 기구(21)(도 1 참조)와의 사이에서 웨이퍼 W의 전달을 행할 시, 웨이퍼 W의 하면으로부터 지지하여 스테이지(605)의 적재면으로부터 웨이퍼 W를 들어올린다. 승강 핀(612)은, 축부와, 축부보다도 직경 확대된 헤드부를 갖고 있다. 스테이지(605) 및 온도 조절 재킷(608)의 판부에는, 승강 핀(612)의 축부가 삽입 관통되는 관통 구멍이 형성되어 있다. 또한 스테이지(605)의 적재면측에, 승강 핀(612)의 헤드부를 수납하는 홈부가 형성되어 있다. 승강 핀(612)의 하방에는 맞닿음 부재(613)가 배치되어 있다.
스테이지(605)를 웨이퍼 W의 처리 위치(도 2 참조)까지 이동시킨 상태에 있어서, 승강 핀(612)의 헤드부는 홈부 내에 수납되고 웨이퍼 W는 스테이지(605)의 적재면에 적재된다. 또한 승강 핀(612)의 헤드부가 홈부에 걸림 지지되고, 승강 핀(612)의 축부는 스테이지(605) 및 온도 조절 재킷(608)의 판부를 관통하여, 승강 핀(612)의 축부의 하단은 온도 조절 재킷(608)의 판부로부터 돌출되어 있다. 한편, 스테이지(605)를 웨이퍼 W의 전달 위치(도시하지 않음)까지 이동시킨 상태에 있어서, 승강 핀(612)의 하단이 맞닿음 부재(613)와 맞닿아, 승강 핀(612)의 헤드부가 스테이지(605)의 적재면으로부터 돌출된다. 이것에 의하여, 승강 핀(612)의 헤드부가 웨이퍼 W의 하면으로부터 지지하여 스테이지(605)의 적재면으로부터 웨이퍼 W를 들어올린다.
환형 부재(614)는 스테이지(605)의 상방에 배치되어 있다. 스테이지(605)를 웨이퍼 W의 처리 위치(도 2 참조)까지 이동시킨 상태에 있어서, 환형 부재(614)는 웨이퍼 W의 상면 외주부와 접촉하여, 환형 부재(614)의 자중에 의하여 웨이퍼 W를 스테이지(605)의 적재면으로 압박한다. 한편, 스테이지(605)를 웨이퍼 W의 전달 위치(도시하지 않음)까지 이동시킨 상태에 있어서, 환형 부재(614)는 반출입구(601a)보다도 상방에서, 도시하지 않은 걸림 지지부에 의하여 걸림 지지된다. 이것에 의하여, 반송 기구(21)(도 1 참조)에 의한 웨이퍼 W의 전달을 저해하지 않도록 되어 있다.
칠러 유닛(615)은 배관(615a, 615b)을 통하여, 온도 조절 재킷(608)의 판부에 형성된 유로(608a)에 냉매, 예를 들어 냉각수를 순환시킨다.
전열 가스 공급부(616)는 배관(616a)을 통하여, 스테이지(605)에 적재된 웨이퍼 W의 이면과 스테이지(605)의 적재면 사이에, 예를 들어 He 가스 등의 전열 가스를 공급한다.
퍼지 가스 공급부(617)는, 배관(617a), 스테이지(605)의 지지부(605a)와 온도 조절 재킷(608)의 구멍부 사이에 형성된 간극부, 스테이지(605)와 단열 링(607) 사이에 형성되어 직경 방향 외측을 향하여 연장되는 유로(도시하지 않음), 스테이지(605)의 외주부에 형성된 상하 방향의 유로(도시하지 않음)에 퍼지 가스를 흘린다. 그리고 이들 유로를 통하여 환형 부재(614)의 하면과 스테이지(605)의 상면 사이에, 예를 들어 CO2 가스 등의 퍼지 가스를 공급한다. 이것에 의하여, 환형 부재(614)의 하면과 스테이지(605)의 상면 사이의 공간에 프로세스 가스가 유입되는 것을 방지하여, 환형 부재(614)의 하면이나 스테이지(605)의 외주부의 상면에 성막되는 것을 방지한다.
본체 용기(601)의 측벽에는, 웨이퍼 W를 반출입하기 위한 반출입구(601a)와, 반출입구(601a)를 개폐하는 게이트 밸브(618)가 마련되어 있다. 게이트 밸브(618)는, 도 1에서는 게이트 밸브(63)로서 도시하고 있다.
본체 용기(601)의 하방의 측벽에는, 배기관(601b)을 통하여, 진공 펌프 등을 포함하는 배기부(619)가 접속된다. 배기부(619)에 의하여 본체 용기(601) 내가 배기되어, 처리실(13) 내가 소정의 진공 분위기(예를 들어 1.33㎩)로 설정, 유지된다.
제어 장치(620)는, 가스 공급부(604), 히터(606), 승강 기구(610), 칠러 유닛(615), 전열 가스 공급부(616), 퍼지 가스 공급부(617), 게이트 밸브(618), 배기부(619) 등을 제어함으로써 처리 장치(600)의 동작을 제어한다. 또한 제어 장치(620)는 제어 장치(70)(도 1 참조)와 독립되게 마련되어 있어도 되고, 제어 장치(70)가 제어 장치(620)를 겸해도 된다.
처리 장치(600)의 동작의 일례에 대하여 설명한다. 또한 개시 시에 있어서, 처리실(13) 내는 배기부(619)에 의하여 진공 분위기로 되어 있다. 또한 스테이지(605)는 전달 위치로 이동해 있다.
제어 장치(620)는 게이트 밸브(618)를 연다. 여기서, 외부의 반송 기구(21)에 의하여 승강 핀(612) 상에 웨이퍼 W가 적재된다. 반송 기구(21)가 반출입구(601a)로부터 나오면 제어 장치(620)는 게이트 밸브(618)를 닫는다.
제어 장치(620)는 승강 기구(610)를 제어하여 스테이지(605)를 처리 위치로 이동시킨다. 이때, 스테이지(605)가 상승함으로써, 승강 핀(612) 상에 적재된 웨이퍼 W가 스테이지(605)의 적재면에 적재된다. 또한 환형 부재(614)가 웨이퍼 W의 상면 외주부와 접촉하여, 환형 부재(614)의 자중에 의하여 웨이퍼 W를 스테이지(605)의 적재면으로 압박한다.
처리 위치에 있어서, 제어 장치(620)는 히터(606)를 동작시킴과 함께 가스 공급부(604)를 제어하여, 루테늄 함유 가스 등의 프로세스 가스나 캐리어 가스를 가스 토출 기구(603)로부터 처리실(12) 내에 공급시킨다. 이것에 의하여 웨이퍼 W에 성막 등의 소정의 처리가 행해진다. 처리 후의 가스는 환형 부재(614)의 상면측의 유로를 통과하고, 배기관(601b)을 통해 배기부(619)에 의하여 배기된다.
이때, 제어 장치(620)는 전열 가스 공급부(616)를 제어하여, 스테이지(605)에 적재된 웨이퍼 W의 이면과 스테이지(605)의 적재면 사이에 전열 가스를 공급한다. 또한 제어 장치(620)는 퍼지 가스 공급부(617)를 제어하여 환형 부재(614)의 하면과 스테이지(605)의 상면 사이에 퍼지 가스를 공급한다. 퍼지 가스는 환형 부재(614)의 하면측의 유로를 통과하고, 배기관(601b)을 통해 배기부(619)에 의하여 배기된다.
소정의 처리가 종료되면, 제어 장치(620)는 승강 기구(610)를 제어하여 스테이지(605)를 전달 위치로 이동시킨다. 이때, 스테이지(605)가 하강함으로써 환형 부재(614)가, 도시하지 않은 걸림 지지부에 의하여 걸림 지지된다. 또한 승강 핀(612)의 하단이 맞닿음 부재(613)와 접촉함으로써 승강 핀(612)의 헤드부가 스테이지(605)의 적재면으로부터 돌출되어, 스테이지(605)의 적재면으로부터 웨이퍼 W를 들어올린다.
제어 장치(620)는 게이트 밸브(618)를 연다. 여기서, 외부의 반송 기구(21)에 의하여, 승강 핀(612) 상에 적재된 웨이퍼 W가 반출된다. 반송 기구(21)가 반출입구(601a)로부터 나오면 제어 장치(620)는 게이트 밸브(618)를 닫는다.
이와 같이, 도 2에 도시하는 처리 장치(600)에 의하면 웨이퍼 W에 성막 등의 소정의 처리를 행할 수 있다. 또한 처리실(13)을 갖는 처리 장치(600)에 대하여 설명하였지만, 처리실(11)을 갖는 처리 장치, 처리실(12)을 갖는 처리 장치, 처리실(14)을 갖는 처리 장치에 대해서도 마찬가지의 구성을 갖고 있어도 되며, 상이해도 된다.
<일 실시 형태에 따른 매립 방법>
다음으로, 일 실시 형태에 따른 웨이퍼 W에 형성된 오목부로의 루테늄의 매립 방법에 대하여 도 3 및 도 4를 이용하여 설명한다. 도 3은, 일 실시 형태에 따른 루테늄 매립 시의 선택비의 일례를 나타내는 도면이다. 도 4는, 일 실시 형태에 따른 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도이다.
도 3에서는, 예를 들어 산화실리콘막(SiO2), 실리콘막(Si), 티타늄막(Ti), 질화실리콘막(SiN)의 각 재료 상에 루테늄막을 1㎚ 성막하는 조건에 있어서, 금속막, 예를 들어 텅스텐 상에 루테늄막을 얼마큼 성막할 수 있었는지의 실험 결과의 일례를 나타낸다. 도 3에서는, 대상으로 되는 재료 상에 루테늄막을 1㎚ 성막하는 조건에 있어서, 텅스텐 상에 루테늄막을 얼마큼 성막할 수 있는지를 「선택비」로 나타내고 있다.
이 실험 결과에서는, 산화실리콘막 상에 루테늄막을 1㎚ 성막하는 조건에 있어서 텅스텐 상에는 루테늄막이 약 6㎚ 성막되었다. 즉, 선택비는 약 6.0임을 알 수 있었다.
또한 실리콘막 상에 루테늄막을 1㎚ 성막하는 조건에 있어서 텅스텐 상에는 루테늄막이 약 4.0㎚ 성막되어, 선택비가 약 4.0임을 알 수 있었다. 마찬가지로 하여, 티타늄막 상에 루테늄막을 1㎚ 성막하는 조건에 있어서 텅스텐 상에는 루테늄막이 약 9.0㎚ 성막되어, 선택비가 약 9.0임을 알 수 있었다. 또한 질화실리콘막 상에 루테늄막을 1㎚ 성막하는 조건에 있어서 텅스텐 상에는 루테늄막이 약 2.0㎚ 성막되어, 선택비가 약 2.0임을 알 수 있었다.
산화실리콘막, 실리콘막, 티타늄막, 질화실리콘막의 각 재료에 대한 텅스텐의 선택비가 클수록 텅스텐 상에 루테늄막이 성막되기 쉽고, 대응하는 각 재료에는 루테늄막이 성막되기 어렵다. 이 실험 결과에서는, 대응하는 재료는, 선택비가 큰 순으로 티타늄막, 산화실리콘막, 실리콘막, 질화실리콘막으로 되었다. 또한 가장 선택비가 작은 질화실리콘막에 있어서도 선택비는 약 2.0이며, 1보다도 크게 되었다. 따라서 어느 재료에 있어서도, 각 재료 상보다도 텅스텐 상에 보다 루테늄막이 부착되기 쉬우며, 가장 선택비가 작은 질화실리콘막에 있어서도, 질화실리콘막 상보다도 텅스텐 상에 약 2배의 성막 레이트로 루테늄막이 성막되는 것을 알 수 있었다.
이상에 설명한 선택성을 이용하여, 일 실시 형태에 따른 웨이퍼 W에 형성된 오목부로의 루테늄의 매립 방법에 대하여 도 4를 참조하면서 설명한다.
도 4의 (a)는, 처리 시스템에 공급되는 웨이퍼 W의 단면 모식도이다. 도 4의 (a)에 도시한 바와 같이, 처리 시스템에 공급되는 웨이퍼 W는, 하지막(101) 상에 절연막(110)이 적층되어 형성되어 있다. 하지막(101)에는 금속층(102)이 형성되어 있다. 금속층(102)의 재료는, 루테늄이 금속층(102) 중에 확산되지 않는 금속 재료를 이용할 수 있으며, 예를 들어 텅스텐, 구리, 루테늄 등을 이용할 수 있다.
하지막(101) 상에 형성되는 절연막(110)은, 예를 들어 산화실리콘막, 실리콘막, 질화실리콘막 등의 실리콘 함유막으로 구성된다. 단, 절연막(110)의 재료로는, 금속층(102)에 대한 루테늄의 성막 레이트가 절연막(110)에 대한 루테늄의 성막 레이트보다도 높아지는 재료이면 어느 것도 선정할 수 있다. 또한 절연막(110)은 산화실리콘막, 실리콘막, 질화실리콘막의 단층막에 한정되지 않으며, 예를 들어 산화실리콘막과 질화실리콘막의 적층막 등, 상이한 실리콘 함유막을 조합한 적층막이어도 된다. 또한 실리콘 함유막 대신 티타늄막이어도 된다. 절연막(110)에는 트렌치, 비아 홀, 콘택트 홀 등의 오목부(113)가 형성되고, 오목부(113)의 저부에서는 금속층(102)이 노출되어 있다.
도 4의 (b)는, 루테늄 매립 공정 도중의 웨이퍼 W의 단면 모식도이다. 루테늄 매립 공정은 처리실(13) 또는 처리실(14)(도 1 참조)에서 행해진다. 여기서는, 루테늄 매립 공정을 처리실(13)에서 행하는 예를 들어 설명한다. 또한 절연막(110)으로서 산화실리콘막을 예로 들고, 금속층(102)로서 텅스텐을 예로 들어 설명한다.
루테늄 매립 공정을 행하는 처리실(13)로서는, 도 2에 일례를 도시한 CVD 장치 등을 이용할 수 있다. 먼저, 웨이퍼 W를 반입한 처리실(13) 내에, 루테늄을 함유하는 가스를 공급한다. 예를 들어 처리실(13) 내에 도데카카르보닐트리루테늄(Ru3(CO)12)을 공급함과 함께, 스테이지(13a)에 적재된 웨이퍼 W를 히터(606)(도 2 참조)에 의하여 가열한다.
웨이퍼 W의 표면에 흡착된 Ru3(CO)12가 열분해됨으로써 루테늄이 성막된다. 여기서, Ru3(CO)12가 열분해되는 것에 의한 성막 방법에서는, 오목부(113)에 형성된 산화실리콘막의 절연막(110)의 측면 상에서의 성막 레이트에 비해 텅스텐의 금속층(102)의 표면 상에서의 성막 레이트는 약 6배로 된다(도 3 참조). 즉, 오목부(113)의 측면으로부터의 루테늄의 성막 속도는 오목부(113)의 저부로부터의 성막 속도의 약 1/6의 스피드이다.
이 선택성을 이용하여, 도 4의 (b)의 화살표로 나타낸 바와 같이 오목부(113)의 저부로부터 보텀 업으로 루테늄이 매립되어 루테늄 매립부(210)가 형성된다. 이것에 의하여, 오목부(113)의 저부로부터 루테늄을 매립할 수 있어 보이드나 심의 발생을 억제할 수 있다.
또한 루테늄 매립 공정은 Ru3(CO)12를 이용하여 성막하는 것으로서 설명하였지만, 루테늄을 함유하는 가스는 이에 한정되는 것은 아니며, Ru3(CO)12를 함유하는 가스(단, 산소 가스는 함유하지 않음), (2,4-디메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄: (Ru(DMPD)(EtCp)), 비스(2,4-디메틸펜타디에닐)루테늄: (Ru(DMPD)2), 4-디메틸펜타디에닐(메틸시클로펜타디에닐)루테늄: (Ru(DMPD)(MeCp)), 비스(시클로펜타디에닐)루테늄: (Ru(C5H5)2), 시스-디카르보닐비스(5-메틸헥산-2,4-디오네이트)루테늄(Ⅱ), 비스(에틸시클로펜타디에닐)루테늄(Ⅱ): Ru(EtCp)2 등을 이용해도 된다.
도 4의 (c)는, 루테늄 매립 공정이 완료된 후의 웨이퍼 W의 단면 모식도이다. 루테늄 매립 공정에서는, 도 4의 (c)의 긴 화살표로 나타낸 바와 같이 오목부(113)의 저부로부터 보텀 업으로 루테늄 매립부(210)가 형성된다. 또한 도 4의 (c)의 짧은 화살표로 나타낸 바와 같이 측면에도 점차 루테늄이 성막된다. 이와 같이 하여, 보이드나 심의 발생을 억제하면서 점차 컨포멀하게 루테늄이 성막되어, 오목부(113) 전체에 매립된 루테늄 매립부(210)가 형성된다.
또한 일 실시 형태에 따른 루테늄 매립 공정에서는, 처리실(13)에 공급하는 가스로 산소 가스를 이용하지 않는 루테늄의 성막 방법을 이용하는 것이 바람직하다. 이것에 의하여, 오목부(113)의 저부의 금속층(102)의 표면이 산소 가스에 의하여 산화되는 것을 방지할 수 있다.
<변형예>
다음으로, 일 실시 형태의 변형예에 따른 매립 방법에 대하여 도 5 및 도 6을 참조하면서 설명한다. 도 5는, 일 실시 형태의 변형예에 따른 전(前)공정의 유무와 선택비의 일례를 나타내는 도면이다. 도 6은, 일 실시 형태의 변형예에 따른 매립 방법의 각 공정을 도시하는 웨이퍼의 단면 모식도이다.
본 변형예에서는, 상기 루테늄 매립 공정의 전처리로서 프리클린 공정을 실행한 경우와 실행하지 않은 경우에 대하여, 선택비에 어떠한 영향이 있는지의 실험을 행하였다. 도 5에 그 실험 결과의 일례를 나타낸다.
도 5의 실험 조건으로서는, 금속층(102)이 텅스텐, 절연막(110)이 산화실리콘막이다. 도 5의 횡축은 루테늄의 성막 시간을 나타내고, 종축은 텅스텐 상의 루테늄의 두께를 나타낸다.
프리클린 공정에서는, 금속층(102)의 표면에 형성된 금속 산화막을 제거한다. 오목부(113)의 저부에서 노출되는 금속층(102)의 표면에는, 예를 들어 대기 분위기 중의 산소 등에 의하여 자연 산화된 금속 산화막이 형성되는 경우가 있다.
그래서 본 실험에서는, 프리클린 공정에서, 텅스텐의 표면에 형성된 금속 산화막을 제거하는 경우와, 프리클린 공정을 실행하지 않는 경우에, 루테늄의 성막에 어떠한 차이가 있는지를 검증하였다.
도 5의 실험 결과에서는, 프리클린 공정을 실행한 경우, 프리클린 공정을 실행하지 않은 경우와 비교하여 텅스텐 상에 성막되는 루테늄이 두꺼워지는 것을 알 수 있었다. 또한 그 결과는, 루테늄의 성막 시간에 의존하지 않고 마찬가지의 경향을 나타내었다. 즉, 금속층(102)의 표면 상의 금속 산화막을 제거한 후에 루테늄 매립 공정을 실행함으로써 텅스텐 상에 성막된 루테늄의 두께는, 금속 산화막을 제거하지 않고 루테늄을 매립하는 경우와 비교하여 성막 시간에 따라 대략 1.3 내지 2배로 두껍게 할 수 있었다. 즉, 프리클린 공정을 실행함으로써 루테늄 매립 공정에 있어서 더욱 선택비를 높게 할 수 있음을 알 수 있었다.
그래서, 일 실시 형태의 변형예에 따른 매립 방법에서는, 루테늄 매립 공정의 전공정으로서 프리클린 공정을 실행하여, 도 6의 (a)에 도시한 금속층(102)의 표면에 형성된 금속 산화막(102a)을 제거한다. 금속 산화막(102a)을 제거하는 방법은 한정되는 것은 아니며, 예를 들어 환원에 의하여 금속 산화막(102a)을 제거해도 되고, 에칭에 의하여 금속 산화막(102a)을 제거해도 된다.
도 6의 (b)는, 프리클린 공정 후의 웨이퍼 W의 단면 모식도이다. 프리클린 공정을 행함으로써 금속 산화막(102a)이 제거된 금속층(102) 상에 루테늄을 보텀 업으로 성막할 수 있다.
또한 본 변형예에서는, 프리클린 공정은 처리실(11)(도 1 참조)에서 행해진다. 프리클린 공정을 행하는 처리실(11)로서는 에칭 장치, 플라스마 CVD 장치, CVD 장치 등을 이용할 수 있다. 처리실(11)에서 프리클린 공정 후의 웨이퍼 W는 처리실(13) 또는 처리실(14)로 반송된다.
도 6의 (c)는, 루테늄 매립 공정 도중의 웨이퍼 W의 단면 모식도이다.
또한 본 변형예에 따른 루테늄 매립 공정에서는, 처리실(13)에 공급하는 가스로 산소 가스를 이용하지 않는 루테늄의 성막 방법을 이용하는 것이 바람직하다. 이것에 의하여, 오목부(113)의 저부의 금속층(102)의 표면이 산소 가스에 의하여 다시 산화되는 것을 방지할 수 있다.
변형예에 따른 루테늄 매립 공정에 있어서도, 도 6의 (c) 및 (d)의 화살표로 나타낸 바와 같이 오목부(113)의 저부로부터 보텀 업으로 루테늄 매립부(210)가 형성된다. 또한 도 5에 나타낸 바와 같이, 프리클린 공정을 실행한 효과로서, 프리클린 공정을 실행하지 않은 경우와 비교하여 루테늄 매립 공정에서의 선택비를 더욱 높게 할 수 있다. 이 결과, 보텀 업으로 형성되는 루테늄 매립부(210)의 성막 스피드가 높아져, 동일한 매립 시간에 있어서, 도 6의 (c)에 모식적으로 도시하는 프리클린 공정을 실행한 경우의 루테늄 두께 A2는, 프리클린 공정을 실행하지 않은 경우의 루테늄 두께 A1보다도 두꺼워진다. 이것에 의하여, 보이드나 심의 발생을 억제하면서 오목부(113) 전체에 보다 단시간에 루테늄을 매립할 수 있어 생산성을 높일 수 있다.
<제1 참고예에 따른 매립 방법>
도 7은, 제1 참고예에 따른 매립 방법의 각 공정을 도시하는 웨이퍼 W의 단면 모식도이다.
도 7의 (a)는, 처리 시스템에 공급되는 웨이퍼 W의 단면 모식도이다. 도 7의 (a)에 도시한 바와 같이, 처리 시스템에 공급되는 웨이퍼 W는, 오목부(113)의 저부에서 노출되는 금속층(102)의 표면에 금속 산화막(102a)이 형성되어 있다.
도 7의 (b)는, 프리클린 공정 후의 웨이퍼 W의 단면 모식도이다. 제1 참고예의 프리클린 공정에서는 금속층(102)의 금속 산화막(102a)을 제거한다.
도 7의 (c)는, 제1 참고예의 루테늄 매립 공정 도중의 웨이퍼 W의 단면 모식도이다. 제1 참고예의 루테늄 매립 공정에서는 컨포멀한 라이너막(310)을 형성한다. 예를 들어 TaN의 라이너막을 형성한다.
도 7의 (d)는, 제1 참고예의 루테늄 매립 공정 후의 웨이퍼 W의 단면 모식도이다. 도 7의 (d)에 도시된 바와 같이, 일 실시 형태 및 변형예에 따른 루테늄 매립 공정과 동일하도록, Ru3(CO)12를 이용하여 컨포멀한 라이너막(310)이 형성된 오목부(113)에 루테늄을 매립하여 루테늄 매립부(320)를 형성한다.
이상에 설명한 제1 참고예에서는, 루테늄보다도 비저항이 높은 TaN의 라이너막(310)을 형성한 것에 의하여 전기 저항을 낮추지 못한다.
이에 비해, 일 실시 형태 및 그 변형예에 따른 매립 방법에 의하면, 커버리지가 양호한 루테늄으로 오목부(113)를 매립할 수 있다. 또한 루테늄은 텅스텐의 금속층(102)에 확산되지 않는다. 이것에 의하여, 비저항이 높은 금속 재료를 포함하는 라이너막이나 배리어막을 이용하는 경우와 비교하여 전기 저항을 저감시킬 수 있다.
이상으로부터, 일 실시 형태 및 그 변형예에 따른 매립 방법에 의하면 저저항인 루테늄의 매립 방법을 실현할 수 있다. 또한 일 실시 형태 및 그 변형예에 따른 처리 시스템에 의하면, 각 처리실에 의하여 웨이퍼 W에 각 처리가 실시되는 동안 진공을 깨뜨리지 않고 연속하여 웨이퍼 W에 프리클린 공정이나 루테늄 매립 공정의 처리를 실시할 수 있다.
이상, 본 개시의 바람직한 실시 형태에 대하여 상세히 설명하였다. 그러나 본 개시는 전술한 실시 형태로 제한되는 일은 없다. 전술한 실시 형태는, 본 개시의 범위를 일탈하는 일 없이 다양한 변형, 치환 등이 적용될 수 있다. 또한 제각기 설명된 특징은, 기술적인 모순이 생기지 않는 한 조합이 가능하다.
처리실(11 내지 14)의 개수, 진공 반송실(20)의 개수, 로드 로크실(31, 32)의 개수, 대기 반송실(40)의 개수, 로드 포트(51 내지 53)의 개수, 게이트 밸브(61 내지 68)의 개수는, 도 1에 나타내는 개수에 한정되는 것은 아니며 몇 개여도 된다. 또한 처리 시스템에 있어서, 처리실(13, 14)에서 루테늄 매립 공정의 처리를 행하는 것으로서 설명하였지만, 처리실(12 내지 14)에서 루테늄 매립 공정의 처리를 행해도 된다. 복수의 처리실을 사용하여 상이한 웨이퍼로의 루테늄 매립 공정을 병행하여 행함으로써 생산성을 향상시킬 수 있다. 또한 처리실(12)을, 처리실(11)과 마찬가지로 프리클린 공정을 실시하는 처리실로 해도 되고, 생산성의 관점에서 프리클린 공정 및 루테늄 매립 공정을 실시하는 처리 장치의 수를 시스템 구성에 비추어 보아 임의로 설정할 수 있다.
즉, 본 개시의 처리실은 하나여도 되지만 2개 이상인 것이 바람직하다. 본 개시의 처리실은, 절연층에 형성된 오목부의 저부에 금속층을 갖는 기판으로부터 상기 금속층의 표면의 금속 산화막을 제거하는 프리클린 공정을 실행하는 제1 처리실과, 상기 오목부의 저부로부터 루테늄을 매립하는 공정을 실행하는 제2 처리실로 구성되어도 된다. 루테늄을 매립하는 공정을 2개의 처리실에서 실행하는 경우에는, 본 개시의 처리실은, 상기 제1 처리실과, 상기 제2 처리실과, 상기 오목부의 저부로부터 루테늄을 매립하는 공정을 실행하는 제3 처리실로 구성되어도 된다.
본 개시의 처리실은, CCP(Capacitively Coupled Plasma), ICP(Inductively Coupled Plasma), RLSA(Radial Line Slot Antenna), ECR(Electron Cyclotron Resonance Plasma), HWP(Helicon Wave Plasma) 중 어느 타입의 장치라도 적용 가능하다.

Claims (13)

  1. 루테늄을 함유하는 가스를 처리실 내에 공급하는 공정과,
    상기 루테늄을 함유하는 가스를 이용하여, 절연층에 형성된 오목부의 저부에 금속층을 갖는 기판의, 상기 저부로부터 루테늄을 매립하는 공정
    을 포함하는, 매립 방법.
  2. 제1항에 있어서,
    상기 금속층의 재료는, 루테늄이 확산되지 않는 금속 재료인,
    매립 방법.
  3. 제2항에 있어서,
    상기 금속층의 재료는, 텅스텐, 구리, 루테늄 중 어느 것인,
    매립 방법.
  4. 제1항에 있어서,
    상기 절연층의 재료는, 상기 금속층에 대한 루테늄의 성막 레이트가 상기 절연층에 대한 루테늄의 성막 레이트보다도 높은 재료인,
    매립 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 절연층은 실리콘 함유막 또는 티타늄막인,
    매립 방법.
  6. 제5항에 있어서,
    상기 실리콘 함유막은, 산화실리콘막, 실리콘막, 질화실리콘막 중 적어도 어느 것인,
    매립 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 루테늄을 매립하는 공정 전에 상기 금속층의 표면의 금속 산화막을 제거하는 공정을 포함하는,
    매립 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 루테늄을 매립하는 공정은 산소 가스를 이용하지 않는,
    매립 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 루테늄을 함유하는 가스는, Ru3(CO)12를 함유하는 가스, (2,4-디메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄: (Ru(DMPD)(EtCp)), 비스(2,4-디메틸펜타디에닐)루테늄: (Ru(DMPD)2), 4-디메틸펜타디에닐(메틸시클로펜타디에닐)루테늄: (Ru(DMPD)(MeCp)), 비스(시클로펜타디에닐)루테늄: (Ru(C5H5)2), 시스-디카르보닐비스(5-메틸헥산-2,4-디오네이트)루테늄(Ⅱ), 비스(에틸시클로펜타디에닐)루테늄(Ⅱ): Ru(EtCp)2 중 어느 것인,
    매립 방법.
  10. 절연층에 형성된 오목부의 저부에 금속층을 갖는 기판으로부터 상기 금속층의 표면의 금속 산화막을 제거하는 공정을 실행하는 제1 처리실과,
    상기 오목부의 저부로부터 루테늄을 매립하는 공정을 실행하는 제2 처리실과,
    개폐 가능한 게이트 밸브를 통하여 상기 제1 처리실 및 상기 제2 처리실과 연통되는 진공 반송실을 포함하는, 처리 시스템.
  11. 제10항에 있어서,
    상기 제1 처리실 및 상기 제2 처리실에서 실행되는 각 공정은 진공을 깨뜨리지 않고 연속하여 행해지는,
    처리 시스템.
  12. 제10항 또는 제11항에 있어서,
    상기 오목부의 저부로부터 루테늄을 매립하는 공정을 실행하는 제3 처리실을 더 포함하고,
    상기 제1 처리실로부터 반출된 기판을 상기 제2 처리실 또는 상기 제3 처리실로 반송하는,
    처리 시스템.
  13. 제12항에 있어서,
    상기 제1 처리실, 상기 제2 처리실 및 상기 제3 처리실에서 실행되는 각 공정은 진공을 깨뜨리지 않고 연속하여 행해지는,
    처리 시스템.
KR1020190106446A 2018-09-06 2019-08-29 매립 방법 및 처리 시스템 KR102307270B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-167232 2018-09-06
JP2018167232A JP2020043139A (ja) 2018-09-06 2018-09-06 埋め込み方法及び処理システム

Publications (2)

Publication Number Publication Date
KR20200028299A true KR20200028299A (ko) 2020-03-16
KR102307270B1 KR102307270B1 (ko) 2021-09-29

Family

ID=69720087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190106446A KR102307270B1 (ko) 2018-09-06 2019-08-29 매립 방법 및 처리 시스템

Country Status (3)

Country Link
US (1) US20200083098A1 (ko)
JP (1) JP2020043139A (ko)
KR (1) KR102307270B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
JP7149786B2 (ja) * 2018-09-20 2022-10-07 東京エレクトロン株式会社 載置ユニット及び処理装置
JP2021147691A (ja) * 2020-03-23 2021-09-27 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理システム
JP2022147122A (ja) 2021-03-23 2022-10-06 東京エレクトロン株式会社 埋め込み方法および処理システム
JP2022163875A (ja) 2021-04-15 2022-10-27 東京エレクトロン株式会社 表面処理方法及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022021A (ja) 2000-03-31 2008-01-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20100248473A1 (en) * 2009-03-31 2010-09-30 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
KR20180005607A (ko) * 2016-07-06 2018-01-16 도쿄엘렉트론가부시키가이샤 루테늄 배선 및 그 제조 방법
KR20180063317A (ko) * 2015-10-15 2018-06-11 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 선택적 상향식 금속 피처 충전

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829454B2 (en) * 2007-09-11 2010-11-09 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
KR102264160B1 (ko) * 2014-12-03 2021-06-11 삼성전자주식회사 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법
US9425093B2 (en) * 2014-12-05 2016-08-23 Tokyo Electron Limited Copper wiring forming method, film forming system, and storage medium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008022021A (ja) 2000-03-31 2008-01-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20100248473A1 (en) * 2009-03-31 2010-09-30 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
KR20180063317A (ko) * 2015-10-15 2018-06-11 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 선택적 상향식 금속 피처 충전
KR20180005607A (ko) * 2016-07-06 2018-01-16 도쿄엘렉트론가부시키가이샤 루테늄 배선 및 그 제조 방법

Also Published As

Publication number Publication date
KR102307270B1 (ko) 2021-09-29
US20200083098A1 (en) 2020-03-12
JP2020043139A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
KR102307270B1 (ko) 매립 방법 및 처리 시스템
KR102364140B1 (ko) 매립 방법 및 처리 시스템
KR101709851B1 (ko) 성막 방법 및 성막 장치
KR20220079671A (ko) 갭 충전 증착 공정
KR100421036B1 (ko) 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
KR20010078086A (ko) 금속질화물층의 플라즈마 강화 화학 기상 증착
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
KR102318562B1 (ko) 표면 처리 방법 및 처리 시스템
KR102305536B1 (ko) 배선 구조를 위한 패시베이션 보호물을 형성하기 위한 방법들
US20230227973A1 (en) Ruthenium film forming method and substrate processing system
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
KR100560666B1 (ko) 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
US20240105445A1 (en) Film forming method and substrate processing system
US20230010568A1 (en) Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
KR20230164173A (ko) 표면 처리 방법 및 기판 처리 장치
KR20230155566A (ko) 매립 방법 및 처리 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant