KR960005863A - 반도체 소자의 질화막 형성방법 - Google Patents

반도체 소자의 질화막 형성방법 Download PDF

Info

Publication number
KR960005863A
KR960005863A KR1019940016103A KR19940016103A KR960005863A KR 960005863 A KR960005863 A KR 960005863A KR 1019940016103 A KR1019940016103 A KR 1019940016103A KR 19940016103 A KR19940016103 A KR 19940016103A KR 960005863 A KR960005863 A KR 960005863A
Authority
KR
South Korea
Prior art keywords
temperature
nitride film
semiconductor device
gas atmosphere
deposition process
Prior art date
Application number
KR1019940016103A
Other languages
English (en)
Other versions
KR100305210B1 (ko
Inventor
최근민
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940016103A priority Critical patent/KR100305210B1/ko
Publication of KR960005863A publication Critical patent/KR960005863A/ko
Application granted granted Critical
Publication of KR100305210B1 publication Critical patent/KR100305210B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 절화막 형성방법에 관한 것으로, 질화막 상부에 TEOS막이 형성되는 경우 후속열처리 공정시 상기 질화막내에 존재하는 잔류 불순물이 외부 확산되어 파티클 또는 발생되는 것을 억제시키기 위해 반응로의 증착온도를 초기에서 낮게, 후기에는 TEOS증착온도 보다 높게 상승시키므로써 하부층과의 접착력을 증가시키며 상부에 형성되는 TEOS막 절연특성을 향상시킬 수 있는 반도체 소자의 질화막 형성방법에 관한 것이다.

Description

반도체 소자의 질화막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (4)

  1. 반도체 소자의 질화막 형성방법에 있어서, 소정의 기판을 일정온도의 반응로내로 로드시킨 후 N2가스분위기 상태에서 제1온도 상승 공정을 진행시키는 단계와, 상기 단계로부터 소정온도 및 NH3/SiH2Cℓ2가스 분위기하에서 초기 증착공정을 실시하는 단계와, 상기 단계로부터 제2온도 상승공정을 진행한 후 상기 초기 증착 공정시와 동일한 가스 분위기하에서 후기 증착공정을 실시하는 단계와, 상기 단계로부터 온도하강 후 상기 기관을 언로드시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 형성방법.
  2. 제1항에 있어서, 상기 제2온도 상승 공정시 반응로의 온도는 750 내지 800℃로 상승되는 것을 특징으로 하는 반도체 소자의 질화막 형성방법.
  3. 반도체 소자의 질화막 형성방법에 있어서, 소정의 기판을 일정온도의 반응로내로 로드시킨 후 N2가스 분위기 상태에서 제1온도 상승 공정을 진행시키는 단계와, 상기 단계로부터 소정온도 및 NH3/SiH2Cℓ2가스 분위기하에서 증착공정을 실시하는 단계와, 상기 단계로부터 제2온도 상승공정을 진행한 후 열처리 공정을 실시하는 단계와, 상기 단계로부터 온도하강 후 상기 기판을 언로드 시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 형성방법.
  4. 제3항에 있어서, 상기 열처리 공정은 엑스-시투로 이루어지는 것을 특징으로 하는 반도체 소자의 질화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016103A 1994-07-06 1994-07-06 반도체소자의질화막형성방법 KR100305210B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940016103A KR100305210B1 (ko) 1994-07-06 1994-07-06 반도체소자의질화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016103A KR100305210B1 (ko) 1994-07-06 1994-07-06 반도체소자의질화막형성방법

Publications (2)

Publication Number Publication Date
KR960005863A true KR960005863A (ko) 1996-02-23
KR100305210B1 KR100305210B1 (ko) 2001-11-30

Family

ID=37530035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016103A KR100305210B1 (ko) 1994-07-06 1994-07-06 반도체소자의질화막형성방법

Country Status (1)

Country Link
KR (1) KR100305210B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356833B1 (ko) * 1999-05-06 2002-10-18 주식회사 현대 디스플레이 테크놀로지 에프에프에스 모드 액정표시장치의 보호막 형성방법
KR100419025B1 (ko) * 1996-11-06 2004-04-29 주식회사 하이닉스반도체 반도체소자의질화막형성방법
KR100525117B1 (ko) * 1999-04-15 2005-11-01 주식회사 하이닉스반도체 질화막 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419025B1 (ko) * 1996-11-06 2004-04-29 주식회사 하이닉스반도체 반도체소자의질화막형성방법
KR100525117B1 (ko) * 1999-04-15 2005-11-01 주식회사 하이닉스반도체 질화막 제조 방법
KR100356833B1 (ko) * 1999-05-06 2002-10-18 주식회사 현대 디스플레이 테크놀로지 에프에프에스 모드 액정표시장치의 보호막 형성방법

Also Published As

Publication number Publication date
KR100305210B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
KR970030652A (ko) 소자분리반도체기판 및 그 제조방법
KR920007116A (ko) 내층 절연막 형성방법
KR950021138A (ko) 반도체 장치의 제조 방법
KR960005863A (ko) 반도체 소자의 질화막 형성방법
KR970003630A (ko) 반도체소자의 금속배선간 절연막의 제조방법
JP3332063B2 (ja) ＳｉＮｘ／ＰＳＧ積層構造の形成方法
KR100309125B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR970052218A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR960026277A (ko) 반도체 소자의 비피에스지(bpsg) 막 형성방법
KR970052781A (ko) 반도체 소자의 층간 절연막 형성 방법
KR980005847A (ko) 반도체 소자의 층간 절연막 형성방법
KR960039211A (ko) 반도체 소자의 게이트산화막 형성방법
KR970063565A (ko) 반도체 장치의 층간 절연막 형성 방법
KR970077346A (ko) 반도체 소자의 비피에스지막 형성방법
KR970052304A (ko) 반도체 소자의 전하저장 전극 형성 방법
KR970052480A (ko) 폴리사이드 구조의 게이트 형성방법
KR980005455A (ko) 반도체 소자의 게이트 전극 형성 방법
KR970067633A (ko) 금속배선 형성방법
KR970052858A (ko) 반도체 소자의 산화막 형성방법
KR980005353A (ko) 반도체 소자의 평탄화층 형성방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR950006975A (ko) 비정질 반도체막 및 수소화된 비정질 반도체막 형성방법
KR950021483A (ko) 캐패시터의 유전체막 제조방법
KR960002472A (ko) 화학기상증착법에 의한 산화막 형성방법
KR970052921A (ko) 반도체 소자의 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee