KR970052480A - 폴리사이드 구조의 게이트 형성방법 - Google Patents
폴리사이드 구조의 게이트 형성방법 Download PDFInfo
- Publication number
- KR970052480A KR970052480A KR1019950066933A KR19950066933A KR970052480A KR 970052480 A KR970052480 A KR 970052480A KR 1019950066933 A KR1019950066933 A KR 1019950066933A KR 19950066933 A KR19950066933 A KR 19950066933A KR 970052480 A KR970052480 A KR 970052480A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- gate
- silicide
- gate insulating
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
폴리사이드 구조의 게이트를 안정되게 형성할 수 있는 방법에 대해 기재되어 있다. 이는, 반도체기판 상에 게이트 절연막을 형성하는 단계, 게이트 절연막 상에 폴리실리콘층 및 실리사이드층을 차례로 적층하는 단계, 및 실리사이드층 상에 개핑층을 2단계에 걸쳐 형성하는 단계를 포함하는 것을 특징으로 한다.
따라서, 실리사이드층 상에 저온 및 고온공정으로 나누어 캐핑층을 형성함으로써 고온 공정시 실리사이드의 표면이 산화되는 것을 방지할 수 있으므로, 안정된 구조의 게이트 전극을 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3C도는 본 발명에 의한 폴리사이드 구조의 게이트 형성방법을 설명하기 위한 단면도들이다.
Claims (4)
- 반도체기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 폴리실리콘층 및 실리사이드층을 차례로 적층하는 단계; 상기 실리사이드층 상에 2단계에 걸쳐 캐핑층을 형성하는 것을 특징으로 하는 반도체 장치의 게이트 형성방법.
- 제1항에 있어서, 상기 캐핑층은, 450℃ 이하의 저온에서 진행되는 제1단계와, 700℃ 이상의 고온 로(furnace)에서 진행되는 제2단계에 의해 형성되는 것을 특징으로 하는 반도체 장치의 게이트 형성방법.
- 제2항에 있어서, 상기 제1단계는 플라즈마 화학 기상 증착(PECVD) 방법을 이용하여 진행되는 것을 특징으로 하는 반도체 장치의 게이트 형성방법.
- 제2항에 있어서, 상기 제1단계에서, 캐핑층을 300Å 이하로 형성하는 것을 특징으로 하는 반도체 장치의 게이트 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066933A KR970052480A (ko) | 1995-12-29 | 1995-12-29 | 폴리사이드 구조의 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066933A KR970052480A (ko) | 1995-12-29 | 1995-12-29 | 폴리사이드 구조의 게이트 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970052480A true KR970052480A (ko) | 1997-07-29 |
Family
ID=66638149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066933A KR970052480A (ko) | 1995-12-29 | 1995-12-29 | 폴리사이드 구조의 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970052480A (ko) |
-
1995
- 1995-12-29 KR KR1019950066933A patent/KR970052480A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970053971A (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| KR970052480A (ko) | 폴리사이드 구조의 게이트 형성방법 | |
| KR970003719A (ko) | 반도체소자의 제조방법 | |
| KR970077210A (ko) | 텅스텐 실리사이드를 갖는 반도체소자 제조방법 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR960035876A (ko) | 반도체 장치의 커패시터 유전체막 형성방법 | |
| KR970018658A (ko) | 확산방지층을 함유하는 게이트 구조 및 그 제조방법 | |
| KR960026167A (ko) | 반도체 소자의 콘택방법 | |
| KR980005454A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR970018661A (ko) | 장벽층을 갖는 텅스텐 폴리사이드 게이트 전극 형성 방법 | |
| KR970053963A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR970052536A (ko) | 폴리사이드 구조의 게이트 형성방법 | |
| KR970052303A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR960019572A (ko) | 반도체 집적회로 유전체막 형성방법 | |
| KR940021758A (ko) | 텅스텐 박막의 증착 방법 | |
| KR900010931A (ko) | 콘택부위의 불순물 확산방지방법 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970052389A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR970018073A (ko) | 텅스텐 폴리사이드 게이트 전극 형성 방법 | |
| KR960043046A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970018061A (ko) | 산소의 확산을 방지하는 금속 전극 제조 방법 | |
| KR970052893A (ko) | 반도체 소자의 텅스텐 실리사이드층 형성 방법 | |
| KR970030284A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR970052507A (ko) | 반도체 소자의 제조방법 | |
| KR960035875A (ko) | 반도체 소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |