KR900010931A - 콘택부위의 불순물 확산방지방법 - Google Patents

콘택부위의 불순물 확산방지방법 Download PDF

Info

Publication number
KR900010931A
KR900010931A KR1019880016962A KR880016962A KR900010931A KR 900010931 A KR900010931 A KR 900010931A KR 1019880016962 A KR1019880016962 A KR 1019880016962A KR 880016962 A KR880016962 A KR 880016962A KR 900010931 A KR900010931 A KR 900010931A
Authority
KR
South Korea
Prior art keywords
impurity diffusion
contact
forming
layer
sih
Prior art date
Application number
KR1019880016962A
Other languages
English (en)
Other versions
KR920004777B1 (ko
Inventor
최진석
Original Assignee
안시환
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안시환, 삼성전자 주식회사 filed Critical 안시환
Priority to KR1019880016962A priority Critical patent/KR920004777B1/ko
Publication of KR900010931A publication Critical patent/KR900010931A/ko
Application granted granted Critical
Publication of KR920004777B1 publication Critical patent/KR920004777B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

콘택부위의 불순물 확산방지방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체메모리소자의 제조공정도이다.

Claims (4)

  1. 반도체 메모리소자의 비트라인을 형성시키는 다음의 공정; (ㄱ) 기판위에 메모리회로가 구성되는 각 소자들을 형성시키는 공정후 절연층(3)을 도포 시키는 공정; (ㄴ) 콘택(4) 부위 형성과 불순물(P)이 주입되는 공정; (ㄷ) 폴리실리콘층(6)의 도포후 타이타늄층(7)을 도포시키고 급속어닐링 처리하는 공정; 과로되는 방법에 있어서, 상기(ㄱ)(ㄴ)의 공정과, 코발트층(5)을 데포시키는 공정과, 급속어닐링처리하여 콘택(4) 부위에 코발트 실리사이드층(11)을 형성시키는 공정과, 상기(ㄷ)의 공정시 가스(SiH4)가 폴리실리콘 층(6)에 주입되는 공정을 포함하는 콘택부위의 불순물 확산방지방법.
  2. 제1항에 있어서, 콘택(4) 부위에만 코발트 실리사이드층(11)을 형성되게 도포시키는 불순물 확산방지용 코발트물질 대신에 다른 불순물 확산방지용 물질로 장벽(Barrier metal)이 형성되게한 콘택부위의 불순물 확산방지방법.
  3. 제1항에 있어서, 콘택(4) 부위에 코발트 실리사이드층(11)을 형성시키는 공정은 코발트층(5)을 화학기상도포방식(CVD), 스퍼터리방식(SPUTTERING), 증착방식들중 하나의 공정을 선택하여된 콘택부위의 불순물 확산방지방법.
  4. 제1항에 있어서, 상기 (ㄷ)의 공정시 라겟을 이용한 스퍼터링방식에 의하여 폴리실리콘층(6)에 주입되는 가스(SiH4) 대신에 SiH2Cl2, SiH6, TiCl4중 하나의 가스를 선택하여 화학기상 도포방식(CVD)으로 처리하는 콘택부위의 불순물 확산방지방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880016962A 1988-12-19 1988-12-19 콘택부위의 불순물 확산방지방법 KR920004777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880016962A KR920004777B1 (ko) 1988-12-19 1988-12-19 콘택부위의 불순물 확산방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880016962A KR920004777B1 (ko) 1988-12-19 1988-12-19 콘택부위의 불순물 확산방지방법

Publications (2)

Publication Number Publication Date
KR900010931A true KR900010931A (ko) 1990-07-11
KR920004777B1 KR920004777B1 (ko) 1992-06-15

Family

ID=19280342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016962A KR920004777B1 (ko) 1988-12-19 1988-12-19 콘택부위의 불순물 확산방지방법

Country Status (1)

Country Link
KR (1) KR920004777B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443517B1 (ko) * 2001-12-27 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443517B1 (ko) * 2001-12-27 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법

Also Published As

Publication number Publication date
KR920004777B1 (ko) 1992-06-15

Similar Documents

Publication Publication Date Title
KR950004410A (ko) 반도체장치의 게이트형성방법
KR940001436A (ko) 티탄늄 실리사이드(titanium sillicide) 콘택 제조방법
KR960005801A (ko) 반도체 장치 제조방법
KR900010931A (ko) 콘택부위의 불순물 확산방지방법
KR980005667A (ko) 반도체 소자의 폴리사이드층 형성 방법
KR970030333A (ko) 반도체소자의 도전 배선 콘택 제조방법
KR960035888A (ko) 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR960032643A (ko) 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법
KR970018658A (ko) 확산방지층을 함유하는 게이트 구조 및 그 제조방법
US6294435B1 (en) Method of reducing word line resistance and contact resistance
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR950009933A (ko) 반도체 소자의 금속배선 형성방법
KR950009914A (ko) 반도체 소자의 소오스/드레인 접합부 형성방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR980006290A (ko) 강유전체 램 제조 방법
KR19980065681A (ko) 실리사이드층의 비저항을 줄일 수 있는 반도체 장치 제조방법
KR960043179A (ko) 반도체 소자의 폴리실리콘 형성방법
KR960043117A (ko) 금속배선 형성방법
KR970053083A (ko) Ldd 구조를 갖는 반도체 소자의 제조방법
KR970003481A (ko) 반도체 소자의 전극 산화막 형성방법
KR910013496A (ko) 반도체 장치의 제조방법
KR970054331A (ko) 저저항 및 고저항의 게이트 전극을 구비하는 반도체 소자 제조방법
KR980005497A (ko) 폴리사이드 구조의 전도막 형성방법
KR970053084A (ko) 다층 게이트를 구비한 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
E902 Notification of reason for refusal
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010508

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee