KR19980065681A - 실리사이드층의 비저항을 줄일 수 있는 반도체 장치 제조방법 - Google Patents
실리사이드층의 비저항을 줄일 수 있는 반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR19980065681A KR19980065681A KR1019970000794A KR19970000794A KR19980065681A KR 19980065681 A KR19980065681 A KR 19980065681A KR 1019970000794 A KR1019970000794 A KR 1019970000794A KR 19970000794 A KR19970000794 A KR 19970000794A KR 19980065681 A KR19980065681 A KR 19980065681A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- silicide
- heat treatment
- transistor
- resistance
- Prior art date
Links
Abstract
반도체 장치의 트랜지스터 특성 저하에 영향을 주지않으면서 배선 라인의 저항을 낮출 수 있는 반도체 장치의 제조방법을 개시한다.
게이트 산화막, 실리사이드를 포함하는 게이트 전극, 소오스/드레인 불순물 주입영역으로 구성된 트랜지스터를 형성하는 반도체 장치 제조 방법에 있어서, 상기 소오스/드레인 불순물 주입영역에 불순물 주입 이전에 800~1100℃의 고온 열처리로서 상기 실리사이드 결정화 단계를 갖는 것을 특징으로 하는 반도체 장치 제조 방법을 제공한다.
상기 열처리 공정은 실리사이드의 패터닝 전 또는 후에 할 수 있다.
상기 열처리 공정은 어닐 공정으로 통상적인 퍼니스 어닐 또는 급속열처리 공정이다.
따라서, 본 발명에 의하면 트랜지스터의 특성에 영향을 주지않으면서 워드라인으로 사용되는 실리사이드층의 저항을 최대한 낮출 수 있다.
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 반도체 장치의 실리사이드 배선층의 비저항을 줄일 수 있는 반도체 장치 제조 방법에 관한 것이다.
일반적으로, 반도체 장치 배선층의 가장 중요한 특성은 저항이다. 통상 저항에 따라 속도가 좌우되기 때문이다. 특히 디램 메모리 공정에서 워드라인의 저항은 속도에 직접영향을 주기 때문에 워드라인의 저항을 줄이려는 노력이 진행되어 왔다.
워드라인에는 셀 어레이의 셀 트랜지스터가 모두 달려 있어 로딩 커패시턴스가 크기 때문에 워드라인 전압이 셀 트랜지스터를 충분히 턴온 시킬정도의 레벨, 예컨대 통상 칩의 동작전압보다 1.5배정도 높은 전압까지 풀-업 되는데 걸리는 RC 지연도 크기마련이다. 따라서 최근의 메모리 제품에서는 워드라인으로 폴리실리콘과 실리사이드의 복합막으로되어 면 저항 Rs를 줄이려는 노력을 계속해왔다.
통상 쓰이는 실리사이드로는 텅스텐-실리사이드(WSiX)로서 10Ω/□ 정도의 면저항 Rs를 갖는다. 최근에 Rs가 더 작은 티타늄-실리사이드, 코발트-실리사이드를 쓰려는 노력이 진행중이며 종합 공정(PROCESS INTEGRATION)측면에서 문제점 해결이 관건이다.
실리사이드의 저항은 실리사이드 형성 후 후속 열처리의 온도 및 시간에 따라 변한다.
도 1은 텅스텐 실리사이드의 어닐 온도와 시간에 따른 면저항의 변화를 나타낸 그래프이다.
한편, 메모리 공정에서 트랜지스터의 펀치쓰로우 특성 저하를 막기위해 트랜지스터 형성후 후속 열처리 공정을 줄이려고 하지만, 통상 800 ∼ 850℃에서 100여분정도의 열처리 공정이 불가피하게 들어간다. 따라서 상기 실리사이드 800 ∼ 850℃에서 결정화가 이루어지고 결정의 크기 및 결정구조도 결정이 된다. 하지만 실리사이드의 저항을 줄이려면 고온에서의 열처리가 필요하다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 장치의 트랜지스터 특성 저하에 영향을 주지않으면서 배선 라인의 저항을 낮출 수 있는 반도체 장치의 제조방법을 제공하는 데 있다.
도 1은 텅스텐 실리사이드의 어닐 온도와 시간에 따른 면저항의 변화를 나타낸 그래프이다.
도 2 내지 도 3은 본 발명에 의해 배선 라인의 저항을 낮출 수 있는 반도체 장치의 공정 단면도이다.
도면의 주요 부분에 대한 부호의 설명
10 ... 실리콘 기판 12 ... 게이트 산화막
14 ... 폴리실리콘 16 ... 텅스텐 실리사이드
상기 과제를 이루기 위해, 게이트 산화막, 실리사이드를 포함하는 게이트 전극, 소오스/드레인 불순물 주입영역으로 구성된 트랜지스터를 형성하는 반도체 장치 제조 방법에 있어서, 상기 소오스/드레인 불순물 주입영역에 불순물 주입 이전에 800~1100℃의 고온 열처리로서 상기 실리사이드 결정화 단계를 갖는 것을 특징으로 하는 반도체 장치 제조 방법을 제공한다.
상기 열처리 공정은 실리사이드의 패터닝 전 또는 후에 할 수 있다.
상기 열처리 공정은 어닐 공정으로 통상적인 퍼니스 어닐 또는 급속열처리 공정이다.
따라서, 본 발명에 의하면 트랜지스터의 특성에 영향을 주지않으면서 워드라인으로 사용되는 실리사이드층의 저항을 최대한 낮출 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2 내지 도 3은 본 발명에 의해 배선 라인의 저항을 낮출 수 있는 반도체 장치의 공정 단면도이다.
본 발명은 이와같이 워드라인으로 사용되는 실리사이드층의 저항을 최대한 낮추려는 데 목적이 있으며 특히 상기 워드라인을 게이트 전극으로 사용하는 트랜지스터의 특성인 문턱전압 Vth, 포화전류 Idsat에 영향을 주지않으면서 저항을 낮추는데 목적이 있다. 따라서, 본 발명은 트랜지스터의 소오스/드레인 불순물을 주입하기전에 고온의 실리사이드 결정화 어닐 공정을 먼저 따로 갖는다.
구체적으로, 먼저 실리콘 기판(10)에 트랜지스터의 문턱 전압 이온주입을 실시하고 그 위에 게이트 산화막(12), 폴리실리콘(14), 텅스텐 실리사이드(16)를 차례로 형성한다.(도 2) 다음에 실리사이드 결정화 공정으로 800~1100℃의 어닐을 한다. 예컨대, 어닐은 질소 분위기의 퍼니스나 RTP 공정으로 진행한다. 통상 고온 열처리 공정을 하더라도 상기 문턱전압 이온주입만 조정해 주면 아직 소오스/드레인 형성전이므로 트랜지스터의 펀치쓰루 특성은 악화되지 않는다.
다음에 상기 텅스텐 실리사이드(16a)/폴리실리콘(14a) 적층막을 패터닝하여 트랜지스터의 게이트 전극을 형성하고 소오스/드레인 영역의 불순물 주입 공정을 진행한다.
결국, 실리사이드의 결정화 공정은 실리사이드 증착 직후에 하거나 또는 게이트 전극 패턴 형성 후 소오스/드레인 불순물 주입이전에 하게 된다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상에서 설명한 바와 같이, 본 발명에 의하면 트랜지스터의 특성에 영향을 주지않으면서 워드라인으로 사용되는 실리사이드층의 저항을 최대한 낮출 수 있다.
Claims (3)
- 게이트 산화막, 실리사이드를 포함하는 게이트 전극, 소오스/드레인 불순물 주입영역으로 구성된 트랜지스터를 형성하는 반도체 장치 제조 방법에 있어서, 상기 소오스/드레인 불순물 주입영역에 불순물 주입 이전에 800~1100℃의 고온 열처리로서 상기 실리사이드 결정화 단계를 갖는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제1항에 있어서, 상기 열처리 공정은 실리사이드의 패터닝 전 또는 후에 하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제1항에 있어서, 상기 열처리 공정은 어닐 공정으로 통상적인 퍼니스 어닐 또는 급속열처리하는 것을 특징으로 하는 반도체 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970000794A KR19980065681A (ko) | 1997-01-14 | 1997-01-14 | 실리사이드층의 비저항을 줄일 수 있는 반도체 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970000794A KR19980065681A (ko) | 1997-01-14 | 1997-01-14 | 실리사이드층의 비저항을 줄일 수 있는 반도체 장치 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980065681A true KR19980065681A (ko) | 1998-10-15 |
Family
ID=65952429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970000794A KR19980065681A (ko) | 1997-01-14 | 1997-01-14 | 실리사이드층의 비저항을 줄일 수 있는 반도체 장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980065681A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020040052A (ko) * | 2000-11-23 | 2002-05-30 | 이계안 | 자동차용 필로우 볼 부시 |
| KR100504192B1 (ko) * | 2000-08-28 | 2005-07-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
-
1997
- 1997-01-14 KR KR1019970000794A patent/KR19980065681A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504192B1 (ko) * | 2000-08-28 | 2005-07-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR20020040052A (ko) * | 2000-11-23 | 2002-05-30 | 이계안 | 자동차용 필로우 볼 부시 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| US5432129A (en) | Method of forming low resistance contacts at the junction between regions having different conductivity types | |
| US8440560B2 (en) | Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same | |
| US7432566B2 (en) | Method and system for forming dual work function gate electrodes in a semiconductor device | |
| US5801087A (en) | Method of forming improved contacts from polysilicon to siliconor other polysilicon layers | |
| US5373178A (en) | MOSFET with sidewall spacer on gate section | |
| US5960303A (en) | Process of forming titanium silicide interconnects | |
| KR100340974B1 (ko) | 확산층저항의형성방법 | |
| US6737343B1 (en) | Method for manufacturing an integrated circuit structure with limited source salicidation | |
| US7375015B2 (en) | Manufacturing method which prevents abnormal gate oxidation | |
| US6143618A (en) | Procedure for elimating flourine degradation of WSix /oxide/polysilicon capacitors | |
| KR19980065681A (ko) | 실리사이드층의 비저항을 줄일 수 있는 반도체 장치 제조방법 | |
| KR950021503A (ko) | 병합 디바이스를 지원하기 위한 바이씨모스(BiCMOS) 및 이의 형성방법 | |
| US6200870B1 (en) | Method for forming gate | |
| JP2001119021A (ja) | 半導体装置の製造方法 | |
| KR19980016818A (ko) | 반도체 장치 제조방법 | |
| KR100203130B1 (ko) | 반도체 소자의 제조방법 | |
| KR100613098B1 (ko) | 반도체 소자의 게이트 산화막 제조 방법 | |
| KR100437620B1 (ko) | 반도체소자의폴리사이드구조의형성방법 | |
| KR100596925B1 (ko) | 반도체 소자의 샐리사이드 형성 방법 | |
| US6495432B2 (en) | Method of improving a dual gate CMOS transistor to resist the boron-penetrating effect | |
| KR100274341B1 (ko) | 반도체소자의제조방법 | |
| KR100314272B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR100318268B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US20030008466A1 (en) | Semiconductor device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |