KR100340974B1 - 확산층저항의형성방법 - Google Patents

확산층저항의형성방법 Download PDF

Info

Publication number
KR100340974B1
KR100340974B1 KR1019950031294A KR19950031294A KR100340974B1 KR 100340974 B1 KR100340974 B1 KR 100340974B1 KR 1019950031294 A KR1019950031294 A KR 1019950031294A KR 19950031294 A KR19950031294 A KR 19950031294A KR 100340974 B1 KR100340974 B1 KR 100340974B1
Authority
KR
South Korea
Prior art keywords
diffusion layer
mask
forming
region
doping
Prior art date
Application number
KR1019950031294A
Other languages
English (en)
Other versions
KR960012472A (ko
Inventor
오카모도유다카
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960012472A publication Critical patent/KR960012472A/ko
Application granted granted Critical
Publication of KR100340974B1 publication Critical patent/KR100340974B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166—Resistors with PN junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 실리사이드화를 행하여도 큰 프로세스부하를 걸지 않고, 작은 전유면적으로 고저항의 확산층저항의 형성을 도모한다.
제1 공정에서 반도체기판(11)의 확산층저항의 형성예정영역(12)에 저농도확산층(14)을 형성하고, 제2 공정에서 반도체기판(11)의 표면에 마스크형성막(15)을 성막한 후, 상기 형성예정영역(12)의 일부분을 덮는 도핑용 마스크(16)를 형성한다. 제3 공정에서 불순물도핑에 의하여 도핑용 마스크(16)의 피복부분을 제외한 부분에 고농도확산층(17)을 형성한다. 그리고, 제4 공정에서 도핑용 마스크(16)를 마스크로 하여 에칭을 행하고, 마스크형성막(15)으로 실리사이드화용 마스크(18)를 형성한 후, 도핑용 마스크(16)를 제거하고, 그 후 선택적으로 고농도확산층(17)의 상층에 실리사이드층(19)을 형성한다. 또, 이 형성방법은 CMOS프로세스에 있어서의 확산층저항의 형성방법에도 적용할 수 있다.

Description

확산층저항의 형성방법
본 발명은 반도체디바이스에 사용되는 확산층저항의 형성방법에 관한 것이다.
종래의 확산층저항의 형성방법을 제5도에 나타낸 CMOS프로세스에 있어서의 확산층저항의 형성공정도에 따라서 설명한다. 도면에서는 형성방법의 요점만을 나타냈다.
제5도의 (1)에 나타낸 바와 같이, 반도체기판(111)에 MOS트랜지스터의 LDD확산층으로 될 저농도확산층(112),(113)을 형성할 때에, 확산층저항의 저농도확산층(114)을 형성한다.
그 후, 게이트의 형성 및 그 측벽에 사이드월의 형성을 행한다.
이어서, 제5도의 (2)에 나타낸 바와 같이, 반도체기판(111)의 표면측에 CVD산화막(115)을 형성한다. 그리고, 이온주입법에 의하여, 선택적으로 제1 도전형 MOS트랜지스터의 소스·드레인영역으로 될 고농도확산층(116),(117)을 형성하는 동시에 확산층저항의 고농도확산층(118)을 형성한다. 여기서는 도시는 하지 않지만, 그 후 이온주입법에 의하여 선택적으로 제2 도전형 MOS트랜지스터의 소스·드레인영역을 형성한다.
그리고, 제5도의 (3)에 나타낸 바와 같이, 게이트배선(게이트전극을 포함함)(119) 및 소스·드레인영역의 고농도확산층(116),(117)의 저저항화를 행하기 위하여, 상기 CVD산화막(115)을 제거한다. 그 후 실리사이드화 프로세스에 의하여, 게이트배선(119)의 상층 및 소스·드레인영역의 고농도확산층(116),(117)의 상층에 실리사이드층(120) 및 실리사이드층(121),(122)을 형성한다. 이 때, 확산층저항의 고농도확산층(118)의 상층에도 실리사이드층(123)이 형성된다.
이와 같이, 실리사이드층(120)∼(123)이 형성됨으로써, 각 고농도확산층(116),(117),(118)이나 게이트배선(119)의 각 저항치는 대략 수Ω/□까지 저저항화된다.
상기 확산층저항의 형성방법에서는, 고농도확산층으로 이루어지는 확산층저항이 수십Ω/□ 또는 그 이상의 저항치를 필요로 하는 경우에, 긴 확산층을 형성하지 않으면 안된다. 그러므로, 확산층의 형성면적이 증대하므로, 소자의 고집적화가 곤란하게 된다. 특히, 확산층저항과 용량을 사용하여 지연회로를 구성하는 경우, 또는 보호회로를 구성하는 경우에는, 고저항의 확산층저항이 필요하게 되므로, 상기 과제는 심각하게 된다.
본 발명은 확산층저항을 형성할 때에 실리사이드프로세스를 행하여도 프로세스부하가 적고, 소면적으로 고저항의 것을 얻을 수 있는 확산층저항의 형성방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위하여 이루어진 확산층저항의 형성방법이다.
즉, 제1 공정에서, 반도체기판에 있어서의 확산층저항의 형성예정영역에 저농도확산층을 형성한다. 이어서, 제2 공정에서, 반도체기판의 표면에 마스크형성막을 성막한 후, 확산층저항의 형성예정영역의 일부분을 덮는 도핑용 마스크를 형성한다. 이어서, 제3 공정에서, 불순물도핑에 의하여 도핑용 마스크에 덮여 있는 부분을 제외한 확산층저항의 형성예정영역에 고농도확산층을 형성한다. 그리고, 제4 공정에서, 도핑용 마스크를 에칭마스크로서 사용한 에칭에 의하여 상기 마스크형성막으로 실리사이드화용 마스크를 형성한 후, 이 도핑용 마스크를 제거하고, 그 후 선택적으로 고농도확산층의 상층에 실리사이드층을 형성한다.
또, 상기 확산층저항의 형성방법을 이용한 CMOS프로세스에 있어서의 확산층저항의 형성방법에서는, 제1 공정에서, 제1, 제2 도전형 MOS트랜지스터의 각 게이트전극을 게이트절연막을 통하여 형성하는 동시에 LDD확산층으로 될 저농도확산층과 확산층저항의 저농도확산층을 형성한다. 이어서, 각 게이트전극의 측벽에 사이드월을 형성한다. 그 후, 제2 공정에서, 반도체기판상에 마스크형성막을 성막한다. 또한, 제1 도전형 MOS트랜지스터의 형성예정영역과 확산층저항의 형성예정영역을 덮는 제1 도핑용 마스크를 형성한다. 이어서, 불순물도핑에 의하여 제2 도전형 MOS트랜지스터의 소스·드레인영역으로 될 고농도확산층을 형성한다. 그리고, 제1 도핑용 마스크를 에칭마스크로서 사용한 에칭에 의하여 제2 도전형 MOS트랜지스터의 형성예정영역상의 마스크형성막을 제거한다. 그 후, 제1 도핑용 마스크를 제거한다. 그리고, 확산층저항의 형성예정영역의 일부분과 제2 도전형 MOS트랜지스터의 형성예정영역을 덮는 제2 도핑용 마스크를 형성한다. 그 후, 제3 공정에서, 불순물도핑에 의하여 제2 도핑용 마스크에 덮여 있는 부분을 제외한 확산층저항의 형성예정영역에 고농도확산층을 형성한다. 그와 동시에 제1 도전형 MOS트랜지스터의 형성예정영역에 소스·드레인영역으로 될 고농도확산층을 형성한다. 그리고, 제4 공정에서, 제2 도핑용 마스크를 에칭마스크로서 사용한 에칭에 의하여 마스크형성막으로 실리사이드화용 마스크를 형성한다. 그 후, 실리사이드화용 마스크를 사용하여 선택적으로 각 고농도확산층의 상층과 각 게이트전극의 상층에 실리사이드층을 형성한다.
또, 기판취출확산층을 형성하는 동시에 확산층저항을 형성하는 방법으로서, 제1 공정에서, 반도체기판에 형성되는 확산층저항의 형성예정영역과 기판취출확산층의 형성예정영역에 저농도확산층을 형성한다. 이어서, 제2 공정에서, 상기 설명한 바와 동일하게 하여, 마스크형성막의 성막과 도핑용 마스크의 형성을 행한다. 이어서, 제3 공정에서, 불순물도핑에 의하여 도핑용 마스크에 덮여 있는 부분을 제외한 확산층저항의 형성예정영역과 기판취출확산층의 형성예정영역에 고농도확산층을 형성한다. 그 후 제4 공정에서, 상기 설명한 바와 동일하게 하여 실리사이드화를 행한다.
상기 확산층저항의 형성방법에서는, 확산층저항의 형성예정영역의 일부분을 덮는 도핑용 마스크를 형성하였으므로, 확산층저항의 형성예정영역에는 고농도확산층이 부분적으로밖에 형성되지 않는다. 따라서, 확산층저항은 저농도확산층과 고농도확산층으로 형성되게 되므로, 확산층저항의 저항치는 종래의 것에 비교하여 높은 것으로 된다.
또, 고농도확산층을 형성하기 위한 도핑용 마스크를 에칭마스크로 하여 실리사이드화용 마스크를 형성하므로, 마스크공정을 증가시키지 않고 실리사이드화용 마스크가 형성된다.
또한, 실리사이드화를 행할 때에, 상기와 같이 하여 형성한 실리사이드화용 마스크를 사용하므로, 이 실리사이드화용 마스크에 덮여 있는 저농도확산층의 상층에는 실리사이드층이 형성되지 않는다. 그리고, 선택적으로 고농도확산층상이 실리사이드화된다, 따라서, 이 확산층저항에서는 고농도확산층상만에 실리사이드층이 형성된다. 이 결과, 확산층저항의 전체면에 실리사이드층이 형성되지 않으므로, 확산층저항은 실리사이드층에 의하여 저저항화되지 않는다.
또, 상기 확산층저항의 형성방법을 이용한 CMOS프로세스에 있어서의 확산층저항의 형성방법에서는, 상기와 같은 작용과 함께, 제2 도핑용 마스크가 확산층저항의 형성예정영역의 일부분과 함께 제1 도전형 MOS트랜지스터의 형성예정영역의 고농도확산층을 형성하기 위한 마스크로 된다. 또한, 제2 도핑용 마스크를 에칭마스크로 하여 실리사이드화용 마스크를 형성하므로, 리소그라피공정을 증가시키지 않고 실리사이드화용 마스크가 형성된다.
또, 기판취출확산층을 형성하는 동시에 확산층저항을 형성하는 방법에서는, 상기 확산층저항의 형성방법의 작용과 동일한 작용이 있고, 그와 동시에, 도핑용 마스크가 확산층저항의 형성예정영역의 일부분과 함께 기판취출확산층에 고농도확산층을 형성하기 위한 마스크로 된다. 또한, 도핑용 마스크를 에칭마스크로 하여 실리사이드화용 마스크를 형성하므로, 리소그라피공정을 증가시키지 않고 실리사이드화용 마스크가 형성된다.
본 발명의 제1 실시예를 제1도의 확산층저항의 형성공정도에 따라서 설명한다.
먼저, 제1도의 (1)에 나타낸 바와 같이, 예를 들면 LOCOS산화법에 의하여, 반도체기판(11)의 상층에 확산층저항의 형성예정영역(12)을 분리하는 소자분리영역(13)을 형성한다. 상기 반도체기판(11)에는 예를 들면 실리콘기판을 사용하고, 상기 소자분리영역(13)은 막두께가 예를 들면 대략 400nm의 산화실리콘막으로 형성된다.
그 후, 제1 공정을 행한다. 이 공정에서는, 예를 들면 이온주입법에 의하여, 반도체기판(11)에 있어서의 확산층저항의 형성예정영역(12)에 저농도확산층(14)을 형성한다. 상기 이온주입조건으로서는, 예를 들면 불순물에 인이온(P+)을 사용하고, 타입(打入)에너지를 30kev, 도즈량을 307(tera)개/㎠로 설정한다.
이어서, 제1도의 (2)에 나타낸 제2 공정을 행한다. 이 공정에서는, 예를 들면 CVD법에 의하여, 상기 반도체기판(11)의 표면에 산화실리콘으로 이루어지는 마스크형성막(15)을 예를 들면 20nm의 두께로 성막한다. 그 후 도포기술에 의하여 반도체기판(11)상에 레지스트막(도시생략)을 성막한다. 그리고, 리소그라피기술에 의하여, 상기 확산층저항의 형성예정영역(12)의 일부분을 덮는 도핑용 마스크(16)를 상기 레지스트막으로 형성한다.
이어서, 제3 공정을 행한다. 이 공정에서는, 불순물도핑을, 예를 들면 이온주입법에 의하여 행한다. 이 이온주입조건으로서는, 예를 들면 불순물에 비소이온(As+)을 사용하고, 타입에너지를 50KeV, 도즈량을 3P(peta)개/㎠로 설정한다.
그리고, 상기 마스크형성막(15)을 통하여 도핑용 마스크(16)에 덮여 있는 부분을 제외한 확산층저항의 형성예정영역(12)의 반도체기판(11)에 불순물을 타입하여 고농도 확산층(17)을 형성한다.
이어서, 제1도의 (3)에 나타낸 제4 공정을 행한다. 이 공정에서는, 상기 도핑용 마스크(16)를 에칭마스크로서 사용하여 상기 마스크형성막(15)의 에칭을 행한다. 그리고, 상기 마스크형성막(15)으로 실리사이드화용 마스크(18)를 형성한다.
그 후, 애싱 또는 웨트처리에 의하여, 도핑용 마스크(16)를 제거한다.
이어서, 제1도의 (4)에 나타낸 바와 같이, 예를 들면 스퍼터링, CVD법, 증착법 등의 성막기술에 의하여, 상기 반도체기판(11)의 상면측에 고융점금속층(도시생략)을 형성한 후, 실리사이드화를 위한 열처리를 행하여, 상기 고농도확산층(17)의 상층에 실리사이드층(19)을 형성한다. 상기 고융점금속은 예를 들면 티탄(Ti)으로 형성한다. 또, 상기 실리사이드화는 650℃로 30초간의 어닐링에 의하여 행한다. 그 후, 미반응의 고융점금속층을 에칭에 의하여 제거한 후, 예를 들면 800℃로 30초간의 어닐링을 행한다. 그리고, 저농도확산층(14)과 고농도확산층(17)으로 이루어지는 확산층저항(1)이 활성화된다. 그 결과, 상기 저농도확산층(14)은, 예를 들면 수백Ω/□ 정도의 저항으로 된다.
상기 확산층저항의 형성방법의 제1 실시예에서는, 확산층저항의 형성예정영역(12)의 일부분을 덮는 도핑용 마스크(16)를 형성하였으므로, 확산층저항의 형성예정영역(12)에는 고농도확산층(17)이 부분적으로밖에 형성되지 않는다. 그러므로, 확산층저항(1)은 저농도확산층(14)과 고농도확산층(17)으로 구성되므로, 확산층저항(1)의 저항치는 종래의 것에 비교하여 높은 것으로 된다.
또, 고농도확산층(17)을 형성하기 위한 도핑용 마스크(16)를 에칭마스크로 하여 실리사이드화용 마스크(18)를 형성하므로, 마스크공정을 증가시키지 않고 실리사이드화용 마스크(18)가 형성된다.
또한, 실리사이드화를 행할 때에, 상기와 같이 하여 형성한 실리사이드화용 마스크(18)를 사용하므로, 이 실리사이드화용 마스크(18)에 덮여 있는 저농도확산층(14)의 상층에는 실리사이드층이 형성되지 않는다. 그리고, 선택적으로 고농도확산층(17)상이 실리사이드화된다. 따라서, 확산층저항(1)에서는 고농도확산층(17)상만에 실리사이드층(19)이 형성된다. 이 결과, 확산층저항(1)의 전체면에 실리사이드층이 형성되지 않으므로, 확산층저항(1)은 실리사이드층(19)에 의하여 저저항화되지 않는다.
다음에, 제2 실시예로서, CMOS트랜지스터프로세스에 있어서의 확산층저항의 형성방법에 상기 제1 실시예에서 설명한 확산층저항의 형성방법을 적용한 일예를 제2도, 제3도의 형성공정도에 따라서 설명한다. 도면에서는, 상기 제1 실시예에서 설명한 구성부품과 동일한 구성부품에는 동일부호를 붙인다.
먼저, 제2도의 (1)에 나타낸 바와 같이, 예를 들면 LOCOS산화법에 의하여, 반도체기판(11)의 상층에, 확산층저항의 형성예정영역(12) 및 CMOS트랜지스터의 제1 도전형 MOS트랜지스터의 형성예정영역(이하 제1 영역이라고 약기함)(31)과 제2 도전형 MOS트랜지스터의 형성예정영역(이하 제2 영역이라고 약기함)(51)을 분리하는 소자분리영역(13)을 형성한다. 상기 반도체기판(11)에는 예를 들면 실리콘기판을 사용하고, 상기 소자분리영역(13)은 막두께가 예를 들면 대략 400nm의 산화실리콘막으로 형성된다.
이어서, 제1, 제2 영역(31),(51) 및 확산층저항의 헝성예정영역상의 LOCOS산화에서 사용한, 예를 들면 산화막(도시생략) 및 질화막(도시생략) 등의 막을 에칭에 의하여 제거한다.
그 후, 열산화법에 의하여, 제1, 제2 영역(31),(51)의 반도체기판(11)의 표층에 게이트절연막(32),(52)을 형성한다, 이 게이트절연막(32),(52)은 예를 들면 16nm 정도의 막두께를 가지는 산화실리콘막으로 이루어진다. 또한, 상기 열산화에서는, 확산층저항의 형성예정영역(12)의 반도체기판(11)의 표층에도 산화막(21)이 형성된다.
이어서, 일반적으로 적용되고 있는 게이트전극의 형성방법에 의하여, 상기 제1, 제2 영역(31),(51)에 다결정실리콘으로 이루어지는 제1 게이트전극(33), 제2 게이트전극(53)을 형성한다. 그 후, 900℃로 건조산소(O2)분위기에서 산화를 행한다. 이 때 형성되는 산화막의 도시는 생략하였다.
이어서, 제2도의 (2)에 나타낸 제1 공정을 행한다. 이 공정에서는, 예를 들면 이온주입법에 의하여, 확산층저항의 형성예정영역(12)의 반도체기판(11)의 상층에 저농도확산층(14)을 형성한다. 동시에 상기 제1 영역(31) 및 제2 영역(51)에 있어서의 각각의 반도체기판(11)의 상층에 저농도확산층(34),(35) 및 저농도확산층(54),(55)을 형성한다. 상기 이온주입조건으로서는, 예를 들면 불순물에 인이온(P+)을 사용하고, 타입에너지를 30keV, 도즈량을 30T(tera)개/㎠로 설정한다. 상기 제1, 제2 영역(31),(51)에 형성되는 저농도확산층(34),(35),(54),(55)은 LDD확산층으로 된다.
그 후, 성막한 막을 에치백하여 사이드월을 형성하는 기술에 의하여, 각 제1, 제2 게이트전극(33),(53)의 측벽에 사이드월(36),(56)을, 예를 들면 질화실리콘막(예를 들면 막두께 150nm)으로 형성한다.
이어서, 제2도의 (3)에 나타낸 제2 공정을 행한다. 이 공정에서는, 예를 들면 CVD법에 의하여, 상기 반도체기판(11)의 표면측에 산화실리콘으로 이루어지는 마스크형성막(15)을 예를 들면 20nm의 막두께로 성막한다. 그 후, 도포기술에 의하여 반도체기판(11)상에 레지스트막(도시생략)을 성막한다. 그리고, 리소그라피기술에 의하여, 확산층저항의 형성예정영역(12)과 제1 영역(31)을 덮는 제1 도핑용 마스크(22)를 상기 레지스트막으로 형성한다. 이어서, 불순물도핑으로서, 예를 들면 이온주입법에 의하여, 상기 제2 영역(51)에 소스·드레인영역으로 될 고농도확산층(57),(58)을 형성한다. 이 이온주입에서는, 예를 들면 불순물에 붕소이온(B+) 또는 2불화 붕소이온(BF2 +)을 사용한다.
그 후, 상기 제1 도핑용 마스크(22)를 에칭마스크로서 사용한 에칭에 의하여 상기 제2 영역(51)상의 상기 마스크형성막(15)을 제거한다. 또한, 애싱 또는 웨트처리에 의하여, 상기 제1 도핑용 마스크(22)를 제거한다.
또한, 제3도의 (4)에 나타낸 바와 같이, 도포기술에 의하여 반도체기판(11)상에 레지스트막(도시생략)을 성막한다. 그리고, 리소그라피기술에 의하여, 상기 확산층저항의 형성예정영역(12)의 일부분과 제2 영역(51)을 덮는 제2 도핑용 마스크(23)를 형성한다.
이어서, 제3 공정을 행한다. 이 공정에서는, 불순물도핑으로서, 예를 들면 이온주입법에 의하여, 상기 마스크형성막(15)을 통하여 배선기판(11)에 불순물을 타입한다. 그리고, 제2 도핑용 마스크(23)에 덮여 있는 부분을 제외한 상기 확산층저항의 형성예정영역(12)에 고농도확산층(17)을 형성하는 동시에, 제1 영역(31)에 있어서의 제1 게이트전극(33)의 양측의 반도체기판(11)에 고농도확산층(소스·드레인영역)(37),(38)을 형성한다. 이 이온주입조건으로서는, 예를 들면 불순물에 비소이온(AS+)을 사용하고, 타입에너지를 50keV, 도즈량을 3P(peta)개/㎠로 설정한다.
이어서, 제3도의 (5)에 나타낸 제4 공정을 행한다. 이 공정에서는, 상기 제2 도핑용 마스크(23)를 에칭마스크로서 사용하여 상기 마스크형성막(15)의 에칭을 행한다. 그리고, 2점쇄선으로 나타낸 부분의 마스크형성막(15)을 제거한다. 그리고, 남은 상기 마스크형성막(15)이 실리사이드화용 마스크(18)로 된다.
그 후, 애싱 또는 웨트처리에 의하여, 제2 도핑용 마스크(23)를 제거한다. 이어서, 예를 들면 900℃의 질소(N2)분위기에서 20분간의 어닐링을 행함으로써, 각 소스·드레인영역의 저농도확산층(34),(35),(54),(55) 및 고농도확산층(37),(38),(57),(58)의 활성화를 행한다.
이어서, 제3도의 (6)에 나타낸 바와 같이, 예를 들면 스퍼터링, CVD법, 증착법 등의 성막기술에 의하여, 상기 반도체기판(11)의 상면측에 고융점금속층(도시생략)을 형성한 후, 실리사이드화를 위한 열처리를 행하여, 상기 고농도확산층(17)의 상층에 실리사이드층(19)을 형성한다. 그와 동시에, 제1, 제2 게이트전극(33),(53)의 각 상층 및 각 소스·드레인영역의 고농도확산층(37),(38),(57),(58)의 상층에도 실리사이드층(39),(59) 및 (40),(41),(60),(61)을 형성한다.
상기 고융점금속층은 스퍼터링으로 형성되는 예를 들면 티탄(Ti)막으로 이루어진다. 또, 상기 실리사이드화는 650℃로 30초간의 어닐링에 의하여 행한다. 그 후, 미반응의 고융점금속층을 에칭에 의하여 제거한 후, 예를 들면 800℃로 30초간의 어닐링을 행한다. 그리고, 각 실리사이드층(19),(39)∼(41),(59)∼(61)이 활성화된다.
이상의 프로세스에 의하면, 상기 저농도확산층(14)상에는 실리사이드층이 형성되지 않으므로, 예를 들면 수백Ω/□ 정도의 저항영역이 확보된다. 따라서, 고농도확산층(17)과 저농도확산층(14)으로 구성되는 확산층저항(1)은 종래의 것보다도 고저항으로 된다. 또, 제1 영역(31)에는 살리사이드구조의 제1 도전형 MOS트랜지스터(2)가 형성되고, 제2 영역(51)에는 살리사이드구조의 제2 도전형 MOS트랜지스터(3)가 형성된다. 그러므로, 소스·드레인영역이나 게이트배선은 수Ω/□ 정도의 저항치로 된다.
상기 확산층저항의 형성방법에서는, 제1 실시예에서 설명한 것과 동일한 작용이 있다. 그와 동시에, 제2 도핑용 마스크(23)가 확산층저항의 형성예정영역(12)의 일부분과 함께 제1 도전형 MOS트랜지스터(2)의 소스·드레인영역(37),(38)에 고농도확산층을 형성하기 위한 마스크로 된다. 또한, 제2 도핑용 마스크(23)를 에칭마스크로 하여 실리사이드화용 마스크(18)를 형성하므로, 리소그라피공정을 증가시키지 않고 실리사이드화용 마스크(18)가 형성된다.
다음에, 제3 실시예로서, 기판취출확산층의 형성방법에 상기 제1 실시예에서 설명한 확산층저항의 형성방법을 적용한 일예를 제4도의 형성공정도에 따라서 설명한다. 도면에서는, 상기 제1 실시예에서 설명한 구성부품과 동일한 구성부품에는 동일부호를 붙인다.
먼저 제4도의 (1)에 나타낸 바와 같이, 예를 들면 LOCOS산화법에 의하여, 반도체기판(11)의 상층에, 확산층저항의 형성예정영역(12) 및 기판취출확산층의 형성예정영역(이하 취출영역이라고 약기함)(71)을 분리하는 소자분리영역(13)을 형성한다. 상기 반도체기판(11)에는 예를 들면 실리콘기판을 사용하고, 상기 소자분리영역(13)은 막두께가 예를 들면 대략 400nm의 산화실리콘막으로 형성된다.
이어서, 확산층저항의 형성예정영역(12)상 및 취출영역(71)상의 LOCOS산화에서 사용한, 예를 들면 산화막(도시생략) 및 질화막(도시생략) 등의 막을 에칭에 의하여 제거한다.
이어서, 제1 공정을 행한다. 이 공정에서는, 예를 들면 이온주입법에 의하여, 확산층저항의 형성예정영역(12) 및 상기 취출영역(71)에 있어서의 각각의 반도체기판(11)의 상층에, 저농도확산층(14) 및 저농도확산층(72)을 형성한다. 상기 이온주입조건으로서는, 예를 들면 불순물에 인이온(P+)을 사용하고, 타입에너지를30kev, 도즈량을 30T(tera)개/㎠로 설정한다.
이어서, 제4도의 (2)에 나타낸 제2 공정을 행한다. 이 공정에서는, 예를 들면 CVD법에 의하여, 상기 반도체기판(11)의 표면에 산화실리콘으로 이루어지는 마스크형성막(15)을 예를 들면 20nm의 두께로 성막한다. 그 후, 도포기술에 의하여 반도체기판(11) 상에 레지스트막(도시생략)을 성막한다. 그리고, 리소그라피기술에 의하여, 상기 확산층저항의 형성예정영역(12)의 일부분을 덮는 도핑용 마스크(16)를 상기 레지스트막으로 형성한다.
이어서, 제3 공정을 행한다. 이 공정에서는, 불순물도핑으로서 예를 들면 이온주입법에 의하여, 상기 도핑용 마스크(16)에 덮여 있는 부분을 제외한 확산층저항의 형성예정영역(12)의 반도체기판(11)에 상기 마스크형성막(15)을 통하여 불순물을 타입하여, 고농도확산층(17)을 형성한다. 동시에, 취출영역(71)의 반도체기판(11)에도 상기 마스크형성막(15)을 통하여 불순물을 타입하여, 고농도확산층(73)을 형성한다. 이 이온주입조건으로서는, 예를 들면 불순물에 비소이온(As+)을 사용하고, 타입에너지를 50keV, 도즈량을 3P(peta)개/㎠로 설정한다.
이어서, 제4도의 (3)에 나타낸 제4 공정을 행한다. 이 공정에서는, 상기 도핑용 마스크(16)를 에칭마스크로서 사용하여 상기 마스크형성막(15)의 에칭을 행한다. 그리고, 상기 마스크형성막(15)으로 실리사이드화용 마스크(18)를 형성한다.
그 후, 애싱 또는 웨트처리에 의하여, 도핑용 마스크(16)를 제거한다.
이어서, 제4도의 (4)에 나타낸 바와 같이, 예를 들면 스퍼터링, CVD법, 증착법 등의 성막기술에 의하여, 상기 반도체기판(11)의 상면측에 고융점금속층(도시생략)을 형성한 후, 실리사이드화를 위한 열처리를 행하여, 상기 고농도확산층(17),(73)의 상층에 실리사이드층(19),(74)을 형성한다. 상기 고융점금속층을 예를 들면 티탄(Ti)으로 형성한다. 또, 상기 실리사이드화는 650℃로 30호간의 어닐링에 의하여 행한다. 그 후, 미반응의 고융점금속층을 에칭에 의하여 제거한 후, 예를 들면 800℃로 30초간의 어닐링을 행한다. 그리고, 저농도확산층(14)과 고농도확산층(17)으로 이루어지는 확산층저항(1)이 활성화된다. 그 결과, 상기 확산층저항(1)은 저농도확산층(14)의 저항치가 예를 들면 수백Ω/□ 정도로 되므로, 고저항으로 된다. 또, 취출영역(71)에는 고농도확산층(73)으로 이루어지는 기판취출확산층(4)이 형성된다.
상기 제3 실시예의 확산층저항의 형성방법에서는, 상기 제1 실시예의 확산층저항의 형성방법의 작용과 동일한 작용이 있고, 그와 동시에, 도핑용 마스크(10)가 확산층저항의 형성예정영역(12)의 일부분과 함께 취출영역(71)에 고농도확산층(73)을 형성하기 위한 마스크로 된다. 또한, 도핑용 마스크(16)를 에칭마스크로 하여 실리사이드화용 마스크(18)를 형성하므로, 리소그라피공정을 증가시키지 않고 실리사이드화용 마스크(18)가 형성된다.
이상 설명한 바와 같이 청구항 1의 발명에 의하면, 확산층저항의 형성예정영역의 일부분을 덮는 도핑용 마스크를 형성하였으므로, 그 형성예정영역에는 고농도확산층이 부분적으로밖에 형성되지 않는다. 그러므로, 종래의 저항과 비교하여 동일전유(專有)면적으로 확산층저항을 고저항화하는 것이 가능하게 된다.
또, 도핑용 마스크를 에칭마스크로 하여 실리사이드화용 마스크를 형성하므로, 마스크공정을 증가시키지 않고 실리사이드화용 마스크를 형성할 수 있다. 그러므로, 프로세스부하가 작다.
또한, 실리사이드화용 마스크에 덮여 있는 저농도확산층의 상층에는 실리사이드층이 형성되지 않으므로, 확산층저항은 실리사이드층에 의하여 저저항화되지 않는다. 그러므로, 확산층저항은 고저항치를 확보할 수 있다.
청구항 2의 발명에 의하면, 상기와 같은 효과와 함께, 제2 도핑용 마스크가 확산층저항의 고농도확산층과 제1 도전형 MOS트랜지스터의 고농도확산층을 형성하기 위한 마스크로 된다. 그러므로, 마스크 및 리소그라피공정을 증가시킬 필요가 없다. 따라서, 종래 프로세스와 대략 동등한 프로세스부하밖에 걸리지 않는다.
청구항 3의 발명에 의하면, 상기 청구항 1의 발명과 동일한 효과와 함께, 도핑용 마스크가 확산층저항의 고농도확산층과 기판취출확산층의 고농도확산층을 형성하기 위한 마스크로 된다. 그러므로, 마스크 및 리소그라피공정을 증가시킬 필요가 없다. 따라서, 종래 프로세스와 대략 동등한 프로세스부하밖에 걸리지 않는다.
제1도는 본 발명에 관한 제1 실시예의 형성공정도.
제2도 및 제3도는 본 발명에 관한 제2 실시예의 형성공정도.
제4도는 본 발명에 관한 제3 실시예의 형성공정도.
제5도는 종래예의 형성공정도.
* 도면의 주요부분에 대한 부호의 설명
(1)：확산층저항, (2)：제1 도전형 MOS트랜지스터, (3)：제2 도전형 MOS트랜지스터, (4)：기판취출확산층, (11)：반도체기판, (12)：확산층저항의 형성예정영역, (14)：저농도확산층, (15)：마스크형성막, (16)：도핑용 마스크, (17)：고농도확산층, (18)：실리사이드화용 마스크, (19)：실리사이드층, (22)：제1 도핑용 마스크, (23)：제2 도핑용 마스크, (31)：제1 영역, (32)：게이트절연막, (33)：게이트전극, (34),(35)：저농도확산층, (36)：사이드월, (37),(38)：소스·드레인영역, (39)∼(41)：실리사이드층, (51)：제1 영역, (52)：게이트절연막, (53)：게이트전극, (54),(55)：저농도확산층, (56)：사이드월, (57),(58)：소스·드레인영역, (59)∼(61)：실리사이드층, (71)：취출영역, (72)：저농도확산층, (73)：고농도확산층, (74)：실리사이드층.

Claims (3)

  1. 반도체기판에 있어서의 확산층저항의 형성예정영역에 저농도확산층을 형성하는 제1 공정과,
    상기 반도체기판의 표면에 마스크형성막을 성막한 후, 다시 상기 확산층저항의 형성예정영역의 일부분을 덮는 도핑용 마스크를 형성하는 제2 공정과,
    불순물도핑에 의하여 상기 도핑용 마스크에 덮여 있는 부분을 제외한 상기 확산층 저항의 형성예정영역에 고농도확산층을 형성하는 제3 공정과,
    상기 도핑용 마스크를 에칭마스크로서 사용한 에칭에 의하여 상기 마스크형성막으로 실리사이드화용 마스크를 형성한 후, 이 도핑용 마스크를 제거하고, 그 후 선택적으로 상기 고농도확산층의 상층에 실리사이드층을 형성하는 제4 공정으로 이루어지는 것을 특징으로 하는 확산층저항의 형성방법.
  2. 제1항 기재의 확산층저항의 형성방법을 이용한 CMOS트랜지스터프로세스에 있어서의 확산층저항의 형성방법으로서,
    반도체기판에 형성되는 CMOS트랜지스터의 제1 도전형 MOS트랜지스터 및 제2 도전형 MOS트랜지스터의 각 게이트전극을 게이트절연막을 통하여 형성하는 동시에 각 LDD확산층으로 될 저농도확산층을 형성하고, 동시에 이 반도체기판에 형성되는 확산층저항의 형성예정영역에 저농도확산층을 형성하고, 그 후 각 게이트전극의 측벽에 사이드월을 형성하는 제1 공정과,
    상기 반도체기판상에 마스크형성막을 성막하고, 이어서 제1 도전형 MOS트랜지스터의 형성예정영역과 확산층저항의 형성예정영역을 덮는 제1 도핑용 마스크를 형성하고, 이어서 불순물도핑에 의하여 상기 제2도전형 MOS트랜지스터의 형성예정영역에 소스·드레인영역으로 될 고농도확산층을 형성한 후, 이 제1 도핑용 마스크를 에칭마스크로서 사용한 에칭에 의하여 이 제2도전형 MOS트랜지스터의 형성예정영역상의 상기 마스크형성막을 제거하고, 다시 이 제1 도핑용 마스크를 제거하여, 그 후 상기 확산층저항의 형성예정영역의 일부분과 제2 도전형 MOS트랜지스터의 형성예정영역을 덮는 제2 도핑용 마스크를 형성하는 제2 공정과,
    불순물도핑에 의하여 상기 제2 도핑용 마스크에 덮여 있는 부분을 제외한 상기 확산층저항의 형성예정영역에 고농도확산층을 형성하는 동시에 제1 도전형 MOS트랜지스터의 형성예정영역에 소스·드레인영역으로 될 고농도확산층을 형성하는 제3 공정과,
    상기 제2 도핑용 마스크를 에칭마스크로서 사용한 에칭에 의하여 상기 마스크형성막으로 실리사이드화용 마스크를 형성한 후, 이 실리사이드화용 마스크를 사용하여 선택적으로 상기 고농도확산층의 상층과 각 게이트전극의 상층에 실리사이드층을 형성하는 제4 공정으로 이루어지는 것을 특징으로 하는 확산층저항의 형성방법.
  3. 제1항 기재의 확산층저항의 형성방법을 이용한 기판취출확산층의 형성프로세스에 있어서의 확산층저항의 형성방법으로서,
    반도체기판에 형성되는 확산층저항의 형성예정영역과 기판취출확산층의 형성예정영역에 저농도확산층을 형성하는 제1 공정과,
    상기 제2 공정과,
    불순물도핑에 의하여 상기 도핑용 마스크에 덮여 있는 부분을 제외한 상기 확산층저항의 형성예정영역과 상기 기판취출확산층의 형성예정영역에 고농도확산층을 형성하는 제3 공정과,
    상기 제4공정으로 이루어지는 것을 특징으로 하는 확산층저항의 형성방법.
KR1019950031294A 1994-09-29 1995-09-22 확산층저항의형성방법 KR100340974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23481394A JP3297784B2 (ja) 1994-09-29 1994-09-29 拡散層抵抗の形成方法
JP94-234813 1994-09-29

Publications (2)

Publication Number Publication Date
KR960012472A KR960012472A (ko) 1996-04-20
KR100340974B1 true KR100340974B1 (ko) 2002-11-14

Family

ID=16976797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031294A KR100340974B1 (ko) 1994-09-29 1995-09-22 확산층저항의형성방법

Country Status (3)

Country Link
US (1) US5773339A (ko)
JP (1) JP3297784B2 (ko)
KR (1) KR100340974B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096591A (en) * 1997-06-30 2000-08-01 Advanced Micro Devices, Inc. Method of making an IGFET and a protected resistor with reduced processing steps
US6027964A (en) * 1997-08-04 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a selectively doped gate in combination with a protected resistor
DE69832162D1 (de) * 1998-07-22 2005-12-08 St Microelectronics Srl Herstellungsverfahren für ein elektronisches Bauelement, das MOS Transistoren mit salizidierten Übergängen und nicht salizidierten Widerständen enthält
JP3307372B2 (ja) 1999-07-28 2002-07-24 日本電気株式会社 半導体装置およびその製造方法
US6187617B1 (en) 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
JP4845299B2 (ja) * 2001-03-09 2011-12-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4898024B2 (ja) * 2001-06-21 2012-03-14 セイコーインスツル株式会社 半導体装置の製造方法
JP2005183827A (ja) * 2003-12-22 2005-07-07 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007273756A (ja) * 2006-03-31 2007-10-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2011091188A (ja) * 2009-10-22 2011-05-06 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316319A (en) * 1977-10-25 1982-02-23 International Business Machines Corporation Method for making a high sheet resistance structure for high density integrated circuits
JPS59100520A (ja) * 1982-11-30 1984-06-09 Fujitsu Ltd 半導体装置の製造方法
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
US4609568A (en) * 1984-07-27 1986-09-02 Fairchild Camera & Instrument Corporation Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
US5126279A (en) * 1988-12-19 1992-06-30 Micron Technology, Inc. Single polysilicon cross-coupled resistor, six-transistor SRAM cell design technique
US5134088A (en) * 1990-04-27 1992-07-28 Digital Equipment Corporation Precision resistor in self-aligned silicided mos process
JP2705476B2 (ja) * 1992-08-07 1998-01-28 ヤマハ株式会社 半導体装置の製造方法
US5405806A (en) * 1994-03-29 1995-04-11 Motorola Inc. Method for forming a metal silicide interconnect in an integrated circuit

Also Published As

Publication number Publication date
US5773339A (en) 1998-06-30
JPH0897370A (ja) 1996-04-12
JP3297784B2 (ja) 2002-07-02
KR960012472A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
US4830971A (en) Method for manufacturing a semiconductor device utilizing self-aligned contact regions
US4808544A (en) LDD structure containing conductive layer between gate oxide and sidewall spacer
KR100365963B1 (ko) 반도체집적회로장치의제조방법
US6627502B1 (en) Method for forming high concentration shallow junctions for short channel MOSFETs
US5648673A (en) Semiconductor device having metal silicide film on impurity diffused layer or conductive layer
JP3348070B2 (ja) 半導体装置の製造方法
KR19990066850A (ko) 서브 미크론 금속 게이트 mos 트랜지스터 및 그의 형성 방법
KR20010106214A (ko) 반도체장치의 제조방법
JP3395263B2 (ja) 半導体装置およびその製造方法
JP4872395B2 (ja) シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法
KR100340974B1 (ko) 확산층저항의형성방법
KR930003558B1 (ko) 반도체장치의 제조방법
JP3093620B2 (ja) 半導体装置の製造方法
EP0392725B1 (en) Method for fabricating integrated circuits with silicide
JPS61224459A (ja) 半導体装置およびその製造方法
JP2830762B2 (ja) 半導体装置の製造方法
JP3161413B2 (ja) 半導体装置の製造方法
JPH07115198A (ja) 半導体装置の製造方法
KR0144413B1 (ko) 반도체소자 및 그 제조방법
KR19980084001A (ko) 실리사이드를 이용한 스위칭 소자 및 그 제조방법
JPH0964349A (ja) 高融点シリサイドを持つ半導体装置とその製造方法
JPH0831949A (ja) デュアルゲート構造ｃｍｏｓ半導体装置とその製造方法
JPH08107153A (ja) 半導体装置の製造方法
JPH02203565A (ja) 半導体装置及びその製造方法
JPH0730108A (ja) Ｍｉｓ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050531

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee