KR980005497A - 폴리사이드 구조의 전도막 형성방법 - Google Patents
폴리사이드 구조의 전도막 형성방법 Download PDFInfo
- Publication number
- KR980005497A KR980005497A KR1019960023651A KR19960023651A KR980005497A KR 980005497 A KR980005497 A KR 980005497A KR 1019960023651 A KR1019960023651 A KR 1019960023651A KR 19960023651 A KR19960023651 A KR 19960023651A KR 980005497 A KR980005497 A KR 980005497A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- conductive film
- forming
- semiconductor device
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 8
- 239000004065 semiconductor Substances 0.000 claims abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 4
- 229920005591 polysilicon Polymers 0.000 claims abstract 4
- 238000004519 manufacturing process Methods 0.000 claims abstract 2
- 238000000137 annealing Methods 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야:
반도체 장치 제조방법.
2. 발명이 해결하려고 하는 기술적 과제:
폴리사이드 구조의 전도막 형성시 후속 열공정에 의해 폴리실리콘막이 급격히 상변화되어 응력이 발생하여, 이러한 응력은 하부의 산화막을 열화시키는 요인이 되어 반도체 장치의 신뢰도 및 공정상의 수율이 저하되는 문제점이 있었음.
3. 발명의 해결방법의 요지:
반도체 장치의 전도막 형성시 폴리실리콘의 상변화에 의한 응력을 최소화하여 폴리사이드 구조 하부의 산화막 열화를 방지할 수 있는 전도막 형성방법을 제공하고자함.
4. 발명의 중요한 용도:
반도체 장치의 전도막 형성에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래기술에 따라 형성된 폴리사이드 구조의 게이트 전극 단면도.
Claims (3)
- 반도체 장치 제조시 폴리사이드 구조의 전도막 형성방법에 있어서, 반도체기판상에 기 형성된 산화막 상부에 폴리실리폰막을 형성하는 단계; 상기 폴리실리콘막의 급격한 상변화를 방지하기 위해 챔버내의 온도를 점차적으로 올리면서 어닐하는 단계, 및 금속막을 형성하고 소정의 열공정을 통해 실리사이드막을 형성하는 단계를 포함해 이루어진 반도체 장치의 전도막 형성방법.
- 제1항에 있어서, 상기 어닐하는 단계는 분당 5℃이하의 속도로 챔버내의 온도를 상승시키면서 수행되는 것을 특징으로 하는 반도체 장치의 전도막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 산화막은 게이트 산화막인 것을 특징으로 하는 반도체 장치의 전도막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023651A KR100403958B1 (ko) | 1996-06-25 | 1996-06-25 | 폴리사이드구조의게이트전극형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023651A KR100403958B1 (ko) | 1996-06-25 | 1996-06-25 | 폴리사이드구조의게이트전극형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005497A true KR980005497A (ko) | 1998-03-30 |
| KR100403958B1 KR100403958B1 (ko) | 2004-01-24 |
Family
ID=37422574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023651A KR100403958B1 (ko) | 1996-06-25 | 1996-06-25 | 폴리사이드구조의게이트전극형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100403958B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170031418A (ko) | 2015-09-11 | 2017-03-21 | 허익수 | 창작음악용 개량 거문고 |
-
1996
- 1996-06-25 KR KR1019960023651A patent/KR100403958B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170031418A (ko) | 2015-09-11 | 2017-03-21 | 허익수 | 창작음악용 개량 거문고 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100403958B1 (ko) | 2004-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980005497A (ko) | 폴리사이드 구조의 전도막 형성방법 | |
| JPS5750466A (en) | Semiconductor memory device | |
| KR960035875A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR950021107A (ko) | 콘택홀 형성방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR970003614A (ko) | 반도체 소자의 폴리사이드층 형성방법 | |
| KR960039207A (ko) | 반도체 소자의 게이트 전극 제조방법 | |
| KR920008841A (ko) | 반도체 장치의 평탄화 방법 및 반도체 장치 | |
| KR950015661A (ko) | 박막 트랜지스터의 제조방법 | |
| KR980005444A (ko) | 폴리사이드 게이트 형성방법 | |
| KR970030284A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR970008588A (ko) | 반도체 기억소자 및 그 제조방법 | |
| KR960026477A (ko) | 게이트 전극 형성방법 | |
| KR970054050A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR960039209A (ko) | 반도체 소자의 게이트 전극 제조방법 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR960026395A (ko) | 반도체 소자의 도전층 형성방법 | |
| KR960026929A (ko) | 트랜지스터 제조방법 | |
| KR980006466A (ko) | 반도체 장치의 게이트 전극 형성방법 | |
| KR970023867A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR900010931A (ko) | 콘택부위의 불순물 확산방지방법 | |
| KR970052026A (ko) | 반도체 소자의 폴리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |