KR960039209A - 반도체 소자의 게이트 전극 제조방법 - Google Patents
반도체 소자의 게이트 전극 제조방법 Download PDFInfo
- Publication number
- KR960039209A KR960039209A KR1019950007843A KR19950007843A KR960039209A KR 960039209 A KR960039209 A KR 960039209A KR 1019950007843 A KR1019950007843 A KR 1019950007843A KR 19950007843 A KR19950007843 A KR 19950007843A KR 960039209 A KR960039209 A KR 960039209A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- gate electrode
- semiconductor device
- forming
- layer
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 게이트 전극 제조방법에 관하여 개시된다. 본 발명은 SiH4, N2O 및 PH3가스를 소오스 가스로 사용하여 포스포러스(phosphoros)가 도핑(doping)되며서 그레인 바운더리에 SiO2상이 석출된 폴리실리콘층을 형성하고, 폴리실리콘층상에 실리사이드층을 형성하고, 리소그라피공정 및 식각공정으로 폴리사이드 게이트 전극을 형성한다. 따라서, 본 발명은 폴리실리콘층의 그레인 바운더리에 형성된 SiO2상에 의해 텅스텐 실리사이드층을 형성하는 동안에 플루오린이 게이트 산화막으로 확산되는 것을 억제시켜 게이트 산화막의 막질의 열화를 방지하므로써, 반도체 소자의 수율을 증대시키고, 신뢰성을 향상시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2D는 본 발명에 의한 반도체 소자의 게이트 전극을 제조 방법을 설명하기 위해 도시한 소자의 단면도.
Claims (3)
- 반도체 소자의 게이트 전극 제조방법에 있어서, 웨이퍼상에 게이트 산화막을 형성하고, 그레인 바운더리에 SiO2상을 갖는 폴리실리콘층을 상기 게이트 산화막상에 형성하는 단계와, 상기 폴리실리콘층상에 텅스텐 실리사이드층을 형성하는 단계와, 리소그라피공정 및 식각공정으로 상기 텅스텐 실리사이드층과 상기 폴리실리콘층을 순차적으로 식각하여 폴리사이드 게이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조방법.
- 제1항에 있어서, 상기 폴리실리콘층은 SiH4, N2O 및 PH3가스를 소오스 가스로 사용하여 500 내지 600℃온도 범위에서 비정질상태의 실리콘층을 형성한 후, 700내지 900℃ 온도 범위에서 재결정화를 위한 열처리공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조방법.
- 제2항에 있어서, 상기 폴리실리콘층은 N2O 와 PH3가스의 흐름비를 조절하여 전도체의 비저항을 갖도록 하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007843A KR960039209A (ko) | 1995-04-04 | 1995-04-04 | 반도체 소자의 게이트 전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007843A KR960039209A (ko) | 1995-04-04 | 1995-04-04 | 반도체 소자의 게이트 전극 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960039209A true KR960039209A (ko) | 1996-11-21 |
Family
ID=66552882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950007843A KR960039209A (ko) | 1995-04-04 | 1995-04-04 | 반도체 소자의 게이트 전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960039209A (ko) |
-
1995
- 1995-04-04 KR KR1019950007843A patent/KR960039209A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006004A (ko) | 반도체 소자 및 그 제조방법 | |
| JPS63255968A (ja) | 電界効果トランジスタの製造方法 | |
| KR960026895A (ko) | 이이피롬 셀 및 그 제조방법 | |
| JPH06224440A (ja) | Ｍｏｓ電界効果型トランジスタ及び不揮発性半導体記憶装置 | |
| US5965464A (en) | Manufacturing method of double spacer structure for mixed-mode IC | |
| KR960039209A (ko) | 반도체 소자의 게이트 전극 제조방법 | |
| KR980005667A (ko) | 반도체 소자의 폴리사이드층 형성 방법 | |
| JP2008078356A (ja) | 半導体装置およびその製造方法 | |
| KR960039140A (ko) | 반도체 소자의 게이트 전극 제조방법 | |
| KR960015810A (ko) | 트랜지스터 제조방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR960039427A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR960035875A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR960012321A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970030927A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR970054171A (ko) | 액세스(Access) 트랜지스터에 대한 드라이브(Driver) 트랜지스터의 셀 비율 증대 방법 | |
| KR970053102A (ko) | 모스전계효과 트랜지스터의 제조방법 | |
| KR980005894A (ko) | 반도체 장치의 모스트랜지스터 제조방법 | |
| KR980005497A (ko) | 폴리사이드 구조의 전도막 형성방법 | |
| KR950021113A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH0555249A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPS59103353A (ja) | 半導体装置の製法 | |
| KR950028185A (ko) | 반도체 트랜지스터 제조방법 | |
| KR960043046A (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |