KR950028185A - 반도체 트랜지스터 제조방법 - Google Patents
반도체 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR950028185A KR950028185A KR1019940005339A KR19940005339A KR950028185A KR 950028185 A KR950028185 A KR 950028185A KR 1019940005339 A KR1019940005339 A KR 1019940005339A KR 19940005339 A KR19940005339 A KR 19940005339A KR 950028185 A KR950028185 A KR 950028185A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- insulating film
- polysilicon
- oxide film
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 불순물을 도핑하지 않는 얇은 단결정 폴리실콘을 증착하여 게이트 측벽에 스페이서를 형성할 시 식각원에 대한 장벽역할을 할 수 있게 하고 식각장벽용 마스크를 사용하여 스페이서 산화막 및 두꺼운 캡 산화막을 형성시키므로 고농도 이온주입에 대한 충분한 장벽 역할을 할 수 있게 함으로써 소자의 특성 및 신뢰도를 향상시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 일실시예에 따른 트랜지스터 제조공정도.
Claims (2)
- 반도체 트랜지스터 제조 방법에 있어서; 반도체 기판(1)상에 필드 산화막(2), 게이트 산화막(3), 불순물이도핑된 폴리실리콘막(4), 텅스텐 실리사이드막(5)를 차례로 형성하는 단계; 게이트 전극 마스크를 사용하여 리소그래피 공정을 통해 상기 텅스텐 실리사이드막(5) 및 폴리실리콘막(4)을 패턴닝하느느 단계; 패턴닝된 텅스텐 실리사이드막(5) 및 폴리실리콘막(4)의 노출된 표면에 이온주입시의 완충용 산화막(8)을 형성하는 단계; 저농도 이온주입을 실시한 후 웨이퍼 전체구조 상부에 제1절연막(9), 불순물이 도핑되지 않은 폴리실리콘막(10), 제2절연막(11)을 차례로 형성하는 단계; 게이트 전극 마스크를 사용하여 감광막(12)을 패턴을 형성하고 상기 감광막(12)을 식각 장벽으로하여 제2절연막(11), 불순물이 도핑되지 않은 폴리실리콘막(10), 제1절연막(9)을 전면식각하여 폴리사이드 구조의 게이트 전극 측벽에 스페이서를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1절연막(9) 및 제2절연막(11)은 TEOS막인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005339A KR950028185A (ko) | 1994-03-17 | 1994-03-17 | 반도체 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005339A KR950028185A (ko) | 1994-03-17 | 1994-03-17 | 반도체 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950028185A true KR950028185A (ko) | 1995-10-18 |
Family
ID=66690061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940005339A KR950028185A (ko) | 1994-03-17 | 1994-03-17 | 반도체 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950028185A (ko) |
-
1994
- 1994-03-17 KR KR1019940005339A patent/KR950028185A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960036040A (ko) | 강유전체 메모리 장치 및 그 제조방법 | |
| KR950028185A (ko) | 반도체 트랜지스터 제조방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR100275931B1 (ko) | 박막트랜지스터 제조방법 | |
| KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| JPH03171671A (ja) | 半導体装置及びその製造方法 | |
| KR960012371A (ko) | 반도체 소자의 제조 방법 | |
| KR970054379A (ko) | 엘디디(ldd) 모스(mos) 소자의 제조 방법 | |
| KR970054340A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR910020901A (ko) | 반도체 장치의 제조방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR930003423A (ko) | 반도체 장치의 제조방법 | |
| KR950004602A (ko) | 폴리실리콘 박막트랜지스터 제조방법 | |
| KR970054257A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970052339A (ko) | 반도체 소자의 제조방법 | |
| KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970030917A (ko) | 박막트랜지스터 제조 방법 | |
| KR960026972A (ko) | 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR950021262A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR960035902A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970003704A (ko) | 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법 | |
| KR20020079034A (ko) | 오프셋영역을 갖는 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |