KR960039140A - 반도체 소자의 게이트 전극 제조방법 - Google Patents

반도체 소자의 게이트 전극 제조방법 Download PDF

Info

Publication number
KR960039140A
KR960039140A KR1019950007841A KR19950007841A KR960039140A KR 960039140 A KR960039140 A KR 960039140A KR 1019950007841 A KR1019950007841 A KR 1019950007841A KR 19950007841 A KR19950007841 A KR 19950007841A KR 960039140 A KR960039140 A KR 960039140A
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
polysilicon layer
grain size
manufacturing
Prior art date
Application number
KR1019950007841A
Other languages
English (en)
Other versions
KR100338096B1 (ko
Inventor
임찬
임재은
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950007841A priority Critical patent/KR100338096B1/ko
Publication of KR960039140A publication Critical patent/KR960039140A/ko
Application granted granted Critical
Publication of KR100338096B1 publication Critical patent/KR100338096B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 게이트 전극 제조방법에 관하여 개시된다.
본 발명은 SiH4가스와 Si2H4가스를 교대로 사용하여 그레인 사이즈가 작은 층과 그레인 사이즈가 큰 층이 교대로 적층된 적어도 이층이상의 폴리실리콘층을 형성하거나, 그레인 사이즈를 최대로 크게하기 위하여, 최소한 1500Å 이상의 두께가 되도록 형성한 다음, 소자에서 원하는 두께로 식각하여 폴리실리콘층을 형성하고, 이후 폴리실리콘층상에 실리사이드층을 형성하고, 리소그라피공정 및 식각공정으로 폴리사이드 게이트 전극을 형성한다.
따라서, 본 발명은 그레인 사이즈가 다른 적어도 이층이상의 폴리실리콘층을 형성하거나, 그레인 사이즈가 최대가 되도록 폴리실리콘층을 형성하므로써, 텅스텐 실리사이드층을 형성하는 동안에 플루오린이 게이트 산화막으로 확산되는 것을 억제하여 게이트 산화막의 막질의 열화를 방지하므로써, 반도체 소자의 수율을 증대시키고, 신뢰성을 향상시키는 효과가 있다.

Description

반도체 소자의 게이트 전극 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 2C는 본 발명의 제1실시예에 의한 반도체 소자의 게이트 전극 제조방법을 설명하기 위해 도시한 소자의 단면도.

Claims (5)

  1. 반도체 소자의 게이트 전극 제조방법에 있어서, 웨이퍼상에 게이트 산화막을 형성하고, 그레인 사이즈가 작은 층과 그레인 사이즈가 큰 층이 교대로 적층된 적어도 이층이상의 폴리실리콘층을 상기 게이트 산화막상에 형성하는 단계와, 상기 폴리실리콘층상에 텅스텐 실리사이드층을 형성하는 단계와, 리소그라피공정 및 식각공정으로 상기 텅스텐 실리사이드층과 상기 폴리실리콘층을 순차적으로 식각하여 폴리사이드 게이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조방법.
  2. 제1항에 있어서, 상기 그레인 사이즈가 작은 층과 그레인 사이즈가 큰 층이 교대로 적층된 적어도 이층이상의 폴리실리콘층 SiH4가스와 Si2H4가스를 교대로 사용하여 소자에서 원하는 두께가 될 때까지 500 내지 600℃ 온도 범위에서 적어도 이층이상의 비정질상태의 실리콘층을 형성한 후, 700 내지 900℃ 온도 범위에서 재결정화를 위한 열처리공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조방법.
  3. 반도체 소자의 게이트 전극 제조방법에 있어서, 웨이퍼상에 게이트 산화막을 형성하고, 상기 게이트 산화막상에 소자에서 원하는 두께보다 두껍게 폴리실리콘층을 형성하는 단계와, 상기 폴리실리콘층을 소자에서 원하는 두께로 식각한 후, 그 상부에 텅스텐 실리사이드층을 형성하는 단계와, 리소그라피공정 및 식각공정으로 상기 텅스텐 실리사이드층과 상기 폴리실리콘층을 순차적으로 식각하여 폴리사이드 게이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조방법.
  4. 제3항에 있어서, 상기 폴리실리콘층은 SiH4가스 또는 Si2H4가스를 사용하여 500 내지 600℃ 온도 범위에서 비정질상태의 실리콘층을 형성한 후, 700 내지 900℃ 온도 범위에서 재결정화를 위한 열처리공정을 실시하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조방법.
  5. 제3항에 있어서, 상기 폴리실리콘층은 그레인 사이즈를 최대로 크게하기 위하여, 최소한 1500Å 이상의 두께가 되도록 형성한 다음, 소자에서 원하는 두께로 식각하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019950007841A 1995-04-04 1995-04-04 반도체소자의게이트전극제조방법 KR100338096B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007841A KR100338096B1 (ko) 1995-04-04 1995-04-04 반도체소자의게이트전극제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007841A KR100338096B1 (ko) 1995-04-04 1995-04-04 반도체소자의게이트전극제조방법

Publications (2)

Publication Number Publication Date
KR960039140A true KR960039140A (ko) 1996-11-21
KR100338096B1 KR100338096B1 (ko) 2002-11-21

Family

ID=37480076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007841A KR100338096B1 (ko) 1995-04-04 1995-04-04 반도체소자의게이트전극제조방법

Country Status (1)

Country Link
KR (1) KR100338096B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739953B1 (ko) 2006-01-17 2007-07-16 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613402A (ja) * 1992-06-29 1994-01-21 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100338096B1 (ko) 2002-11-21

Similar Documents

Publication Publication Date Title
KR20010015665A (ko) 반도체 소자내 게이트-유도된 드레인 누설을 감소시키는방법
JPH04328864A (ja) 超高集積半導体メモリ装置の製造方法
US5965464A (en) Manufacturing method of double spacer structure for mixed-mode IC
KR100205159B1 (ko) 전계 효과 트랜지스터의 제작 공정
KR960039140A (ko) 반도체 소자의 게이트 전극 제조방법
KR100447256B1 (ko) 반도체 소자의 제조 방법
JP3185235B2 (ja) 半導体装置の製造方法
JP2008078356A (ja) 半導体装置およびその製造方法
JPH07122737A (ja) 半導体装置及びその製造方法
KR100552592B1 (ko) 반도체 소자의 제조 방법
KR940027060A (ko) 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR0185636B1 (ko) 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법
KR100319611B1 (ko) 반도체 장치의 폴리사이드 형성방법
KR960039209A (ko) 반도체 소자의 게이트 전극 제조방법
KR100518220B1 (ko) 반도체 소자의 비트라인 형성방법
KR20060071941A (ko) 반도체 소자의 게이트 형성방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
JPH05335515A (ja) 半導体記憶装置の製造方法
JP2002261286A (ja) ポリシリコン薄膜トランジスタの信頼性を改善する製造方法
JPH09246543A (ja) 半導体集積回路装置の製造方法
JPS5861671A (ja) 半導体装置の製造方法
JPH04254372A (ja) 半導体装置の製造方法
KR20040008660A (ko) 반도체 소자의 게이트 전극 형성방법
JPH07115194A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee