KR940027060A - 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 - Google Patents

폴리 사이드 구조를 갖는 게이트 전극 형성 방법 Download PDF

Info

Publication number
KR940027060A
KR940027060A KR1019930008192A KR930008192A KR940027060A KR 940027060 A KR940027060 A KR 940027060A KR 1019930008192 A KR1019930008192 A KR 1019930008192A KR 930008192 A KR930008192 A KR 930008192A KR 940027060 A KR940027060 A KR 940027060A
Authority
KR
South Korea
Prior art keywords
forming
oxide film
thermal oxide
gate electrode
film
Prior art date
Application number
KR1019930008192A
Other languages
English (en)
Other versions
KR960014720B1 (ko
Inventor
박상훈
정호기
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930008192A priority Critical patent/KR960014720B1/ko
Priority to DE4416735A priority patent/DE4416735C2/de
Priority to JP6098773A priority patent/JPH07153953A/ja
Priority to US08/242,474 priority patent/US5407848A/en
Publication of KR940027060A publication Critical patent/KR940027060A/ko
Application granted granted Critical
Publication of KR960014720B1 publication Critical patent/KR960014720B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 폴리사이드 구조를 갖는 게이트 전극 형성방법에 관한 기술로, 실리콘기판상에 제1열산화막을 형성하고 사진식각법으로 소정부위의 열산화막과 실리콘기판을 제거하는 제1공정과, 제2열산화막을 형성한 후 저농도의 불순물을 주입하는 제2공정과, 제1 및 제2열산화막을 제거한 후에 소정 두께의 게이트 산화막을 형성하고 도핑된 폴리실리콘과 실리사이드를 형성한 다음 사진 식각법으로 소정의 게이트 전극을 형성하는 제3공정과, 제3열산화막을 형성한 후 고농도의 불순물을 주입하는 제4공정으로 이루어지는 폴리사이드 구조를 갖는 게이트 전극 형성방법에 관해 기술된다.

Description

폴리 사이드 구조를 갖는 게이트 전극 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a 내지 제2e도는 본 발명에 따른 폴리 사이드 구조를 갖는 게이트 전극이 형성되는 단계를 나타내는 단면도.

Claims (4)

  1. 반도체 소자의 폴리사이드 구조를 갖는 게이트 전극 형성방법에 있어서, 실리콘기판(1) 상에 제1열산화막(9)을 형성한 후 감광막(8)으로 패턴을 형성한 다음 사진 식각법에 의해 노출된 제1열산화막(9) 및 실리콘기판(1)을 소정 깊이로 식각하는 제1공정과, 상기 제1공정으로부터 감광막(8)을 제거한 다음 제2열산화막(10)을 형성하고 저농도의 불순물을 주입하여 제1불순물 주입영역을 형성하는 제2공정과, 상기 제2공정으로부터 상기 제1 및 제2열산화막(9 및 10)을 제거한 다음 소정 두께의 게이트 산화막(12)을 형성하고, 게이트 산화막(12)의 표면에 도핑된 폴리실리콘(13)과 실리사이드(14)를 형성한 후 사진 식각법에 의해 소정의 게이트 전극을 형성하는 제3공정과, 상기 제3공정으로부터 제3열산화막(15)을 형성한 다음 고농도의 불순물을 주입하여 제2불순물 주입영역을 형성하는 제4공정으로 이루어지는 것을 특징으로 하는 폴리사이드 구조를 갖는 게이트 전극의 형성방법.
  2. 제1항에 있어서, 상기 제1열산화막(9)은 1,000 내지 5,000Å 두께로 형성되고 제2 및 제3열산화막 (10 및 15) 각각은 100 내지 500Å 두께로 형성되는 것을 특징으로 하는 폴리사이드 구조를 갖는 게이트 전극의 형성방법.
  3. 제1항에 있어서, 상기 폴리실리콘(14)은 경사지도록 식각되는 것을 특징으로 하는 폴리사이드 구조를 갖는 게이트 전극의 형성방법.
  4. 제1항에 있어서, 상기 제3열산화막(15) 대신에 질화막이 형성되는 것을 특징으로 하는 폴리사이드 구조를 갖는 게이트 전극의 형성방법.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019930008192A 1993-05-13 1993-05-13 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 KR960014720B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930008192A KR960014720B1 (ko) 1993-05-13 1993-05-13 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
DE4416735A DE4416735C2 (de) 1993-05-13 1994-05-11 Verfahren zur Herstellung einer Gate-Elektrode mit einer Polycid-Struktur
JP6098773A JPH07153953A (ja) 1993-05-13 1994-05-12 ポリサイド構造を有するゲート電極形成方法
US08/242,474 US5407848A (en) 1993-05-13 1994-05-13 Method for forming a gate electrode having a polycide structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008192A KR960014720B1 (ko) 1993-05-13 1993-05-13 폴리 사이드 구조를 갖는 게이트 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR940027060A true KR940027060A (ko) 1994-12-10
KR960014720B1 KR960014720B1 (ko) 1996-10-19

Family

ID=19355336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008192A KR960014720B1 (ko) 1993-05-13 1993-05-13 폴리 사이드 구조를 갖는 게이트 전극 형성 방법

Country Status (4)

Country Link
US (1) US5407848A (ko)
JP (1) JPH07153953A (ko)
KR (1) KR960014720B1 (ko)
DE (1) DE4416735C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462667B1 (ko) * 2000-12-11 2004-12-20 샤프 가부시키가이샤 반도체장치 및 그의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008820B1 (en) * 1993-12-28 1997-05-29 Hyundai Electronics Ind Mos fet manufacture
KR0151195B1 (ko) * 1994-09-13 1998-10-01 문정환 박막 트랜지스터의 구조 및 제조방법
US6197673B1 (en) * 1999-06-08 2001-03-06 United Semiconductor Corp. Method of fabricating passivation of gate electrode
US6316322B1 (en) * 1999-09-24 2001-11-13 Advanced Micro Devices, Inc. Method for fabricating semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097300A (en) * 1989-03-28 1992-03-17 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
JP2765976B2 (ja) * 1989-08-18 1998-06-18 沖電気工業株式会社 半導体装置の製造方法
US5089432A (en) * 1990-08-17 1992-02-18 Taiwan Semiconductor Manufacturing Company Polycide gate MOSFET process for integrated circuits
KR940004269B1 (ko) * 1991-03-13 1994-05-19 금성일렉트론 주식회사 모오스 fet 제조방법 및 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462667B1 (ko) * 2000-12-11 2004-12-20 샤프 가부시키가이샤 반도체장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR960014720B1 (ko) 1996-10-19
DE4416735C2 (de) 2003-07-24
US5407848A (en) 1995-04-18
DE4416735A1 (de) 1994-11-17
JPH07153953A (ja) 1995-06-16

Similar Documents

Publication Publication Date Title
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR940027060A (ko) 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR950004584A (ko) 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR960032651A (ko) 반도체 소자의 게이트전극 제조방법
KR980006466A (ko) 반도체 장치의 게이트 전극 형성방법
KR920005318A (ko) 텅스텐 실리사이드 전극의 보호방법
KR950026011A (ko) 스태틱램(sram)셀 제조 방법
KR970052761A (ko) 반도체소자의 패턴 형성방법
KR970052785A (ko) 반도체 소자 제조방법
KR960026268A (ko) 반도체소자의 미세패턴 형성방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR960039140A (ko) 반도체 소자의 게이트 전극 제조방법
KR940015678A (ko) 반도체 소자의 폴리실리콘 레지스터 제조방법
KR960026174A (ko) 반도체 메모리장치의 매몰접촉창 형성방법
KR950021381A (ko) 반도체 소자의 필드산화막 형성 방법
KR970003704A (ko) 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법
KR950021781A (ko) 반도체 소자의 게이트 측벽 스페이서 형성 방법
KR970030902A (ko) 트랜지스터 제조방법
KR960043241A (ko) 마스크롬의 워드라인 형성 방법
KR950021795A (ko) 폴리실리콘 박막 트랜지스터를 사용한 플래쉬 이이피롬 셀 제조방법
KR950025931A (ko) 게이트 전극 형성방법
KR940016771A (ko) 초고집적 반도체 소자의 트랜치형 절연막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee