DE4416735A1 - Verfahren zur Herstellung einer Gate-Elektrode mit einer Polycid-Struktur - Google Patents
Verfahren zur Herstellung einer Gate-Elektrode mit einer Polycid-StrukturInfo
- Publication number
- DE4416735A1 DE4416735A1 DE4416735A DE4416735A DE4416735A1 DE 4416735 A1 DE4416735 A1 DE 4416735A1 DE 4416735 A DE4416735 A DE 4416735A DE 4416735 A DE4416735 A DE 4416735A DE 4416735 A1 DE4416735 A1 DE 4416735A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide film
- thermal oxide
- film
- silicon substrate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000011109 contamination Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung
einer Gate-Elektrode mit einer Polycid-Struktur. Der Ausdruck
"Polycid-Struktur", wie er hier verwendet wird, bedeutet eine
Struktur, bei der ein Silicidfilm auf einem Polysiliciumfilm
ausgebildet ist. Insbesondere betrifft die Erfindung ein
Verfahren zur Vergrößerung der wirksamen Kanallänge einer
Gate-Elektrode, um dabei die elektrischen Eigenschaften einer
Halbleiter-Vorrichtung zu verbessern.
Eine herkömmliches Verfahren zur Herstellung einer Gate-
Elektrode mit einer Polycid-Struktur, wie sie in Fig. 1 ge
zeigt ist, umfaßt folgendes:
Ein Gate-Oxidfilm 2, ein Polysiliciumfilm (polysilicon
film) 3 und ein Silicidfilm 4 werden nacheinander auf einem
Siliciumsubstrat 1 gebildet. Eine Photomaske (nicht gezeigt)
wird auf dem Silicidfilm 4 angeordnet, und anschließend wird
die Photomaske mit einem Muster der gewünschten Breite nach
einem photolithographischen Verfahren versehen. Der Gate-
Oxidfilm 2, der nach dem photolithographischen Verfahren
freigelegt wird, der Polysiliciumfilm 3 und der Silicidfilm 4
werden nacheinander geätzt, wobei eine Gate-Elektrode
gebildet wird. Ein thermischer Oxidfilm 5 wird auf der
gesamten Oberfläche der Gate-Elektrode gebildet, und
anschließend werden Verunreinigungen vom N⁻-Typ in das
Siliciumsubstrat implantiert. Ein Abstandshalter-Oxidfilm 5
wird auf den Seitenwänden der Gate-Elektrode gebildet, und
anschließend werden Verunreinigungsregionen 7 auf dem
Siliciumsubstrat 1 durch Implantieren von Verunreinigungen
vom n⁺-Typ gebildet, wobei die Gate-Elektrode mit einer
Polycid-Struktur fertiggestellt wird.
Die nach dem herkömmlichen Verfahren gebildete Gate-Elek
trode weist eine kurze wirksame Kanallänge auf, was zur Folge
hat, daß nicht nur die Schwellenspannung und die Durchbruch
spannung einer Halbleiter-Vorrichtung verringert werden, son
dern daß auch der Substratstrom erhöht wird. Bei dem vorste
hend beschriebenen herkömmlichen Verfahren besteht also ein
Mangel in einer Beeinträchtigung der elektrischen Eigenschaf
ten der Halbleiter-Vorrichtung.
Dementsprechend besteht eine Aufgabe der vorliegenden Er
findung darin, ein Verfahren zur Herstellung einer Gate-Elek
trode mit einer vergrößerten wirksamen Kanallänge bereit zu
stellen, indem eine Polycid-Struktur mit einer Extrusion auf
einem Siliciumsubstrat vorliegt.
Eine weitere Aufgabe der Erfindung besteht darin, ein
Verfahren zur Herstellung einer verbesserten Gate-Elektrode
mit einer Polycid-Struktur durch einfache Ausbildung einer
LDD-Region (Lightly Doped Drain-Region) ohne Bildung eines
Abstandshalter-Oxidfilms bereitzustellen.
Erfindungsgemäß werden durch das folgende Verfahren die
vorstehenden Aufgaben gelöst und weitere Vorteile erzielt:
nacheinander erfolgende Bildung eines ersten thermischen Oxidfilms und eines Photoresists auf einem Siliciumsubstrat;
Versehen des Photoresists mit einem Muster, um einen Teil des ersten thermischen Oxidfilms freizulegen;
Ätzen des auf diese Weise freigelegten ersten thermischen Oxidfilms und eines Teils des Siliciumsubstrats in der ge wünschten Tiefe;
Entfernen des Photoresists auf dem ersten thermischen Oxidfilm;
Bildung eines zweiten thermischen Oxidfilms auf der ge samten Oberfläche der erhaltenen Struktur unter Einschluß des ersten thermischen Oxidfilms und des Siliciumsubstrats und Implantieren einer Verunreinigung mit geringer Konzentration in das Siliciumsubstrat unter Bildung einer ersten Verunrei nigungsregion;
Entfernen des ersten und des zweiten thermischen Oxid films und Bildung eines Gate-Oxidfilms auf der gesamten Ober fläche des Siliciumsubstrats, in das die Verunreinigungen im plantiert sind;
nacheinander erfolgende Bildung eines dotierten Polysili ciumfilms und eines Silicidfilms auf dem Gate-Oxidfilm und Versehen des dotierten Polysiliciumfilms und des Silicidfilms mit einem Muster unter Bildung einer Gate-Elektrode; und
Bildung eines dritten thermischen Oxidfilms auf der ge samten Oberfläche der erhaltenen Struktur unter Einschluß des Gate-Oxidfilms, des dotierten Polysiliciumfilms und des Sili cidfilms und Implantieren von Verunreinigungen mit einer ho hen Konzentration in das Siliciumsubstrat unter Bildung einer zweiten Verunreinigungsregion.
nacheinander erfolgende Bildung eines ersten thermischen Oxidfilms und eines Photoresists auf einem Siliciumsubstrat;
Versehen des Photoresists mit einem Muster, um einen Teil des ersten thermischen Oxidfilms freizulegen;
Ätzen des auf diese Weise freigelegten ersten thermischen Oxidfilms und eines Teils des Siliciumsubstrats in der ge wünschten Tiefe;
Entfernen des Photoresists auf dem ersten thermischen Oxidfilm;
Bildung eines zweiten thermischen Oxidfilms auf der ge samten Oberfläche der erhaltenen Struktur unter Einschluß des ersten thermischen Oxidfilms und des Siliciumsubstrats und Implantieren einer Verunreinigung mit geringer Konzentration in das Siliciumsubstrat unter Bildung einer ersten Verunrei nigungsregion;
Entfernen des ersten und des zweiten thermischen Oxid films und Bildung eines Gate-Oxidfilms auf der gesamten Ober fläche des Siliciumsubstrats, in das die Verunreinigungen im plantiert sind;
nacheinander erfolgende Bildung eines dotierten Polysili ciumfilms und eines Silicidfilms auf dem Gate-Oxidfilm und Versehen des dotierten Polysiliciumfilms und des Silicidfilms mit einem Muster unter Bildung einer Gate-Elektrode; und
Bildung eines dritten thermischen Oxidfilms auf der ge samten Oberfläche der erhaltenen Struktur unter Einschluß des Gate-Oxidfilms, des dotierten Polysiliciumfilms und des Sili cidfilms und Implantieren von Verunreinigungen mit einer ho hen Konzentration in das Siliciumsubstrat unter Bildung einer zweiten Verunreinigungsregion.
Der vorstehend beschriebene Zweck und weitere Vorteile
der Erfindung werden durch Beschreibung der bevorzugten Aus
führungsform der Erfindung mit Bezug auf die beigefügte
Zeichnung klarer, in der
Fig. 1 einen Querschnitt zeigt, der die Bildung einer
Gate-Elektrode auf einem Siliciumsubstrat nach dem herkömmli
chen Verfahren erläutert; und
Fig. 2A bis 2E Querschnitte zeigen, die die Bildung
einer Gate-Elektrode mit einer Polycid-Struktur auf einem Si
liciumsubstrat gemäß der vorliegenden Erfindung erläutern.
Entsprechende Bezugszeichen beziehen sich auf entspre
chende Teile in mehreren Ansichten der Zeichnung.
Fig. 2A bis 2E zeigen Querschnitte, die die Bildung
einer Gate-Elektrode mit einer Polycid-Struktur auf einem Si
liciumsubstrat gemäß der vorliegenden Erfindung erläutern.
Fig. 2A zeigt einen ersten thermischen Oxidfilm 9, der
auf einem Siliciumsubstrat 1 mit einer Dicke von 1000 bis
5000 Å gebildet ist. Eine Photomaske 8, die nach einem photo
lithographischen Verfahren mit einem Muster versehen wird,
wird auf dem ersten thermischen Oxidfilm 9 gebildet.
Fig. 2B zeigt einen Querschnitt der Struktur, in der der
erste thermische Oxidfilm 9, der durch das photolithographi
sche Verfahren freigelegt ist, und ein Teil des Substrats 1
nacheinander in der gewünschten Tiefe geätzt werden. An
schließend wird der Photoresist 8 nach dem herkömmlichen Ver
fahren entfernt.
Fig. 2C zeigt einen zweiten thermischen Oxidfilm 10, der
auf der gesamten Oberfläche des Substrats 1 und dem ersten
thermischen Oxidfilm 9 mit einer Dicke von 100 bis 500 Å ge
bildet ist. Anschließend wird eine erste Verunreinigungsregi
on auf dem Substrat 1 durch Implantieren einer Verunreinigung
mit geringer Konzentration gebildet.
In Fig. 2D wurden der erste thermische Oxidfilm 9 und der
zweite thermische Oxidfilm 10 durch das HF-Ätzmittel ent
fernt. Ein Gate-Oxidfilm 12 ist auf der gesamten Oberfläche
des erhaltenen Siliciumsubstrats 1 gebildet. Der dotierte Po
lysiliciumfilm 13 und der Silicidfilm 14 werden nacheinander
auf dem Gate-Oxidfilm 12 gebildet. Der dotierte Polysilicium
film 13 und der Silicidfilm 14 werden nach dem photolithogra
phischen Verfahren mit einem Muster versehen, wobei eine
Gate-Elektrode gebildet wird. Der Polysiliciumfilm 13 wird
geätzt, so daß er einen Gradienten aufweist.
Fig. 2E zeigt einen dritten thermischen Oxidfilm oder
einen Nitridfilm 15, der anschließend auf der gesamten Ober
fläche der erhaltenen Struktur gebildet wird. Danach wird
eine zweite Verunreinigungsregion 16 auf dem Substrat 1 durch
Implantieren einer Verunreinigung mit hoher Konzentration ge
bildet.
Wie vorstehend beschrieben wurde, erhöht die erfindungs
gemäße Gate-Elektrode mit Polycid-Struktur die wirksame Ka
nallänge, wodurch nicht nur die Schwellenspannung und die
Durchbruchspannung steigen, sondern auch der Substratstrom
verringert wird. Dementsprechend werden die elektrischen
Eigenschaften der Halbleiter-Vorrichtung verbessert. Außerdem
wird die LDD-Region einfach ohne Bildung eines Abstandshal
ter-Oxidfilms gebildet.
Claims (8)
1. Verfahren zur Herstellung einer Gate-Elektrode mit einer
Polycid-Struktur, das folgende Stufen umfaßt:
nacheinander erfolgende Bildung eines ersten thermischen Oxidfilms und eines Photoresists auf einem Siliciumsub strat;
Versehen des Photoresists mit einem Muster, um einen Teil des ersten thermischen Oxidfilms freizulegen;
Ätzen des auf diese Weise freigelegten ersten thermischen Oxidfilms und des Siliciumsubstrats in der gewünschten Tiefe;
Entfernen des Photoresists auf dem ersten thermischen Oxidfilm;
Bildung eines zweiten thermischen Oxidfilms auf der ge samten Oberfläche der erhaltenen Struktur unter Einschluß des ersten thermischen Oxidfilms und des Siliciumsub strats und Implantieren einer Verunreinigung mit geringer Konzentration in das Siliciumsubstrat unter Bildung einer ersten Verunreinigungsregion;
Entfernen des ersten und des zweiten thermischen Oxid films und Bildung eines Gate-Oxidfilms auf der gesamten Oberfläche des Siliciumsubstrats, in das die Verunreini gungen implantiert sind;
nacheinander erfolgende Bildung eines dotierten Polysili ciumfilms und eines Silicidfilms auf dem Gate-Oxidfilm und Versehen des dotierten Polysiliciumfilms und des Si licidfilms mit einem Muster unter Bildung einer Gate- Elektrode; und
Bildung eines dritten thermischen Oxidfilms auf der ge samten Oberfläche der erhaltenen Struktur unter Einschluß des Gate-Oxidfilms, des dotierten Polysiliciumfilms und des Silicidfilms und Implantieren von Verunreinigungen mit einer hohen Konzentration in das Siliciumsubstrat un ter Bildung einer zweiten Verunreinigungsregion.
nacheinander erfolgende Bildung eines ersten thermischen Oxidfilms und eines Photoresists auf einem Siliciumsub strat;
Versehen des Photoresists mit einem Muster, um einen Teil des ersten thermischen Oxidfilms freizulegen;
Ätzen des auf diese Weise freigelegten ersten thermischen Oxidfilms und des Siliciumsubstrats in der gewünschten Tiefe;
Entfernen des Photoresists auf dem ersten thermischen Oxidfilm;
Bildung eines zweiten thermischen Oxidfilms auf der ge samten Oberfläche der erhaltenen Struktur unter Einschluß des ersten thermischen Oxidfilms und des Siliciumsub strats und Implantieren einer Verunreinigung mit geringer Konzentration in das Siliciumsubstrat unter Bildung einer ersten Verunreinigungsregion;
Entfernen des ersten und des zweiten thermischen Oxid films und Bildung eines Gate-Oxidfilms auf der gesamten Oberfläche des Siliciumsubstrats, in das die Verunreini gungen implantiert sind;
nacheinander erfolgende Bildung eines dotierten Polysili ciumfilms und eines Silicidfilms auf dem Gate-Oxidfilm und Versehen des dotierten Polysiliciumfilms und des Si licidfilms mit einem Muster unter Bildung einer Gate- Elektrode; und
Bildung eines dritten thermischen Oxidfilms auf der ge samten Oberfläche der erhaltenen Struktur unter Einschluß des Gate-Oxidfilms, des dotierten Polysiliciumfilms und des Silicidfilms und Implantieren von Verunreinigungen mit einer hohen Konzentration in das Siliciumsubstrat un ter Bildung einer zweiten Verunreinigungsregion.
2. Verfahren nach Anspruch 1, wobei der erste thermische
Oxidfilm mit einer Dicke von 1000 bis 5000 Å gebildet
wird.
3. Verfahren nach Anspruch 1, wobei der zweite thermische
Oxidfilm und der dritte Oxidfilm jeweils mit einer Dicke
von 100 bis 500 Å gebildet werden.
4. Verfahren nach Anspruch 1, wobei der dotierte Polysilici
umfilm so geätzt wird, daß er einen Gradienten aufweist.
5. Verfahren nach Anspruch 1, wobei ein Nitridfilm anstelle
des dritten thermischen Oxidfilms gebildet wird.
6. Verfahren nach Anspruch 1, wobei der Photoresist nach
einem photolithographischen Verfahren mit einem Muster
versehen wird.
7. Verfahren nach Anspruch 1, wobei der dotierte Polysilici
umfilm und der Silicidfilm nach einem photolithographi
schen Verfahren mit einem Muster versehen werden.
8. Verfahren nach Anspruch 1, wobei der erste thermische
Oxidfilm und der zweite thermische Oxidfilm mit dem HF-
Ätzmittel entfernt werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008192A KR960014720B1 (ko) | 1993-05-13 | 1993-05-13 | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4416735A1 true DE4416735A1 (de) | 1994-11-17 |
| DE4416735C2 DE4416735C2 (de) | 2003-07-24 |
Family
ID=19355336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4416735A Expired - Fee Related DE4416735C2 (de) | 1993-05-13 | 1994-05-11 | Verfahren zur Herstellung einer Gate-Elektrode mit einer Polycid-Struktur |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5407848A (de) |
| JP (1) | JPH07153953A (de) |
| KR (1) | KR960014720B1 (de) |
| DE (1) | DE4416735C2 (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970008820B1 (en) * | 1993-12-28 | 1997-05-29 | Hyundai Electronics Ind | Mos fet manufacture |
| KR0151195B1 (ko) * | 1994-09-13 | 1998-10-01 | 문정환 | 박막 트랜지스터의 구조 및 제조방법 |
| US6197673B1 (en) * | 1999-06-08 | 2001-03-06 | United Semiconductor Corp. | Method of fabricating passivation of gate electrode |
| US6316322B1 (en) * | 1999-09-24 | 2001-11-13 | Advanced Micro Devices, Inc. | Method for fabricating semiconductor device |
| JP2002184716A (ja) * | 2000-12-11 | 2002-06-28 | Sharp Corp | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5097300A (en) * | 1989-03-28 | 1992-03-17 | Seiko Epson Corporation | Semiconductor device and manufacturing method thereof |
| JP2765976B2 (ja) * | 1989-08-18 | 1998-06-18 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US5089432A (en) * | 1990-08-17 | 1992-02-18 | Taiwan Semiconductor Manufacturing Company | Polycide gate MOSFET process for integrated circuits |
| KR940004269B1 (ko) * | 1991-03-13 | 1994-05-19 | 금성일렉트론 주식회사 | 모오스 fet 제조방법 및 구조 |
-
1993
- 1993-05-13 KR KR1019930008192A patent/KR960014720B1/ko not_active IP Right Cessation
-
1994
- 1994-05-11 DE DE4416735A patent/DE4416735C2/de not_active Expired - Fee Related
- 1994-05-12 JP JP6098773A patent/JPH07153953A/ja active Pending
- 1994-05-13 US US08/242,474 patent/US5407848A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5407848A (en) | 1995-04-18 |
| KR940027060A (ko) | 1994-12-10 |
| KR960014720B1 (ko) | 1996-10-19 |
| JPH07153953A (ja) | 1995-06-16 |
| DE4416735C2 (de) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE4344285B4 (de) | Verfahren zur Herstellung eines Transistors | |
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2745857C2 (de) | ||
| DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
| DE2700873C2 (de) | Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren | |
| DE3237539A1 (de) | Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough | |
| DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
| DE3000847A1 (de) | Verfahren zur ausbildung dotierter zonen in einem substrat | |
| DE2646308B2 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
| DE10297583B4 (de) | Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken | |
| DE2725095C2 (de) | Verfahren zum Herstellen von Halbleiteranordnungen | |
| EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| DE2922014A1 (de) | Verfahren zur herstellung von vlsi-schaltungen | |
| DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2922016A1 (de) | Vlsi-schaltungen | |
| DE10351008A1 (de) | Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe | |
| DE19825524B4 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
| DE4446850C2 (de) | Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung | |
| DE4417154A1 (de) | Dünnfilmtransistor und Verfahren zu dessen Herstellung | |
| DE19543389A1 (de) | Verfahren zur Herstellung eines Transistors | |
| DE19543859A1 (de) | Transistor und Transistorherstellungsverfahren | |
| DE4416735C2 (de) | Verfahren zur Herstellung einer Gate-Elektrode mit einer Polycid-Struktur | |
| DE4447149A1 (de) | Vollständig eingeebneter konkaver Transistor | |
| DE19630609C2 (de) | Verfahren zum Herstellen eines Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8304 | Grant after examination procedure | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131203 |