KR980005444A - 폴리사이드 게이트 형성방법 - Google Patents
폴리사이드 게이트 형성방법 Download PDFInfo
- Publication number
- KR980005444A KR980005444A KR1019960021711A KR19960021711A KR980005444A KR 980005444 A KR980005444 A KR 980005444A KR 1019960021711 A KR1019960021711 A KR 1019960021711A KR 19960021711 A KR19960021711 A KR 19960021711A KR 980005444 A KR980005444 A KR 980005444A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon layer
- temperature
- gate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 8
- 230000015572 biosynthetic process Effects 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract 8
- 239000010703 silicon Substances 0.000 claims abstract 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 5
- 238000000059 patterning Methods 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 2
- 238000000137 annealing Methods 0.000 claims 1
- 230000001788 irregular Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 폴리사이드 게이트 형성시 사용되는 가스내의 플루오르가 게이트 산화막내로 침투하여 게이트산화막의 특성을 열화시키는 것을 방지하기 위한 것으로, 반도체기판상에 형성된 게이트산화막 상부에 불규칙적인 결정입계를 갖는 실리콘층을 형성하는 단계와, 상기 실리콘층상에 실리사이드층을 형성하는 단계, 및 상기 실리콘층 및 실리사이드층을 패터닝하여 게이트를 형성하는 것을 특징으로 하는 폴리사이드 게이트 형성방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 폴리사이드 게이트 단면구조도이다.
Claims (7)
- 반도체기판상에 형성된 게이트산화막 상부에 불규칙적인 결정입계를 갖는 실리콘층을 형성하는 단계와, 상기 실리콘층상에 실리사이드층을 형성하는 단계, 및 상기 실리콘층 및 실리사이드층을 패터닝하여 게이트를 형성하는 것을 특징으로 하는 폴리사이드 게이트 형성방법.
- 제1항에 있어서, 상기 실리콘층은 상기 게이트산화막상에 폴리실리콘을 얇게 여러층으로 반복하여 증착하여 형성하는 것을 특징으로 하는 폴리사이드 게이트 형성방법.
- 제2항에 있어서, 상기 폴리실리콘은 600℃이상의 온도에서 증착하는 것을 특징으로 하는 폴리사이드 게이트 형성방법.
- 제1항에 있어서, 상기 실리콘층은 500~600℃의 온도에서 폴리실리콘을 비정질실리콘 상태로 증착한 후 600℃이상의 온도로 어닐링하여 형성하는 것을 특징으로 하는 폴리사이드 게이트 형성방법.
- 제1항에 있어서, 상기 실리콘층은 500~600℃의 온도에서 폴리실리콘을 비정질실리콘 상태로 증착하여 형성하는 것을 특징으로 하는 폴리사이드 게이트 형성방법.
- 제1항에 있어서, 상기 실리사이드층은 텅스텐 실리사이드를 증착하여 형성하는 것을 특징으로 하는 폴리사이드 게이트 형성방법.
- 제6항에 있어서, 상기 텅스텐 실리사이드는 390~420℃의 온도로 증착하는 것을 특징으로 하는 폴리사이드 게이트 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021711A KR100223746B1 (ko) | 1996-06-15 | 1996-06-15 | 폴리사이드 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960021711A KR100223746B1 (ko) | 1996-06-15 | 1996-06-15 | 폴리사이드 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005444A true KR980005444A (ko) | 1998-03-30 |
| KR100223746B1 KR100223746B1 (ko) | 1999-10-15 |
Family
ID=19462058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960021711A KR100223746B1 (ko) | 1996-06-15 | 1996-06-15 | 폴리사이드 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223746B1 (ko) |
-
1996
- 1996-06-15 KR KR1019960021711A patent/KR100223746B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100223746B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002097889B1 (en) | Semiconductor device and a method therefor | |
| KR930006927A (ko) | 반도체 메모리 커패시터 제조방법 | |
| KR980005444A (ko) | 폴리사이드 게이트 형성방법 | |
| KR970077210A (ko) | 텅스텐 실리사이드를 갖는 반도체소자 제조방법 | |
| KR970052432A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR920018929A (ko) | 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법 | |
| KR960035875A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR980005497A (ko) | 폴리사이드 구조의 전도막 형성방법 | |
| KR980005580A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR980005677A (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR970003426A (ko) | 반도체 장치의 제조 방법 | |
| KR930011110A (ko) | 반도체 기억소자의 비트라인 제조 방법 및 그 구조 | |
| KR960005797A (ko) | 반도체소자 배선 형성방법 | |
| KR970024255A (ko) | 반도체 소자의 제조방법 | |
| KR970077358A (ko) | 반도체 장치의 트랜지스터의 게이트 전극 형성 방법 | |
| KR960043046A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970007966B1 (en) | Formation method of gate electrode of semiconductor device | |
| KR970077070A (ko) | 텅스텐 실리사이드를 갖는 반도체소자 제조방법 | |
| KR970013421A (ko) | 박막트랜지스터 제조방법 | |
| KR960043049A (ko) | 반도체 소자의 절연막 형성방법 | |
| KR970052975A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR980005678A (ko) | 반도체 소자의 폴리사이드 구조 및 그의 형성방법 | |
| TW429449B (en) | Manufacturing method of semiconductor device with different gate oxide layer thickness | |
| KR960035898A (ko) | 폴리사이드 구조를 갖는 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |