KR980005678A - 반도체 소자의 폴리사이드 구조 및 그의 형성방법 - Google Patents

반도체 소자의 폴리사이드 구조 및 그의 형성방법 Download PDF

Info

Publication number
KR980005678A
KR980005678A KR1019960022870A KR19960022870A KR980005678A KR 980005678 A KR980005678 A KR 980005678A KR 1019960022870 A KR1019960022870 A KR 1019960022870A KR 19960022870 A KR19960022870 A KR 19960022870A KR 980005678 A KR980005678 A KR 980005678A
Authority
KR
South Korea
Prior art keywords
forming
titanium nitride
gate electrode
nitride film
film
Prior art date
Application number
KR1019960022870A
Other languages
English (en)
Other versions
KR100437620B1 (ko
Inventor
조경수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960022870A priority Critical patent/KR100437620B1/ko
Publication of KR980005678A publication Critical patent/KR980005678A/ko
Application granted granted Critical
Publication of KR100437620B1 publication Critical patent/KR100437620B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 폴리실리콘 게이트 표면에 텅스텐 실리사이드를 형성한 폴리사이드 구조를 갖는 반도체 소자의 제조방법을 개시한다. 이 방법은 반도체 기판을 제공하는 단계; 반도체 기판위에 게이트 산화막 및 게이트 전극 패턴을 형성하는 단계; 게이트 전극의 측벽 산화막을 형성하는 단계; 전면에 티타늄 질화막을 형성하는 단계; 텅스텐 실리사이드 막을 형성하는 단계; 게이트 전극 상부의 티타늄 질화막 위에 게이트 전극의 폭보다 좁은 감광막 마스크 패턴을 형성하는 단계; 노출된 텅스텐 실리사이드막과 그 하부의 티타늄 질화막을 순차적으로 제거하는 단계를 포함한다.

Description

반도체 소자의 폴리사이드 구조 및 그의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부한 도면은 본 발명의 실시 예에 따른 반도체 소자의 폴리사이드 구조 형성과정을 설명하기 위한 공정 흐름도.

Claims (5)

  1. 반도체 기판을 제공하는 단계; 반도체 기판위에 게이트 산화막 및 게이트 전극 패턴을 형성하는 단계; 게이트 전극의 측벽 산화막을 형성하는 단계; 전면에 티타늄 질화막을 형성하는 단계; 텅스텐 실리사이드 막을 형성하는 단계; 게이트 전극 상부의 티타늄 질화막 위에 게이트 전극의 폭보다 좁은 감광막 마스크 패턴을 형성하는 단계; 노출된 텅스텐 실리사이드막과 그 하부의 티타늄 질화막을 순차적으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 폴리사이드 구조의 형성방법.
  2. 제1항에 있어서, 상기 티타늄 질화막의 형성후, 텅스텐 폴리사이드 형성전에 400℃이상의 온도에서 열적 어닐링 공정을 더 구비하는 것을 특징으로 하는 반도체 소자의 폴리사이드 구조 형성방법.
  3. 제1항에 있어서, 상기 티타늄 질화막의 형성전 또는 후에 티타늄, 탄탈륨, 코발트로 이루어지는 그룹중 어느 하나의 금속층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 폴리사이드 구조 형성방법.
  4. 제1항에 있어서, 상기 티타늄 질화막의 형성방법은 화학기상증착법인 것을 특징으로 하는 반도체 소자의 폴리사이드 구조 형성방법.
  5. 폴리실리콘의 게이트 위에 텅스텐 폴리사이드가 형성된 반도체 소자에 있어서, 폴리실리콘 층과 텅스텐 폴리사이드 사이에 티타늄 질화막층을 구비하는 것을 특징으로 하는 반도체 소자의 폴리사이드 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960022870A 1996-06-21 1996-06-21 반도체소자의폴리사이드구조의형성방법 KR100437620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022870A KR100437620B1 (ko) 1996-06-21 1996-06-21 반도체소자의폴리사이드구조의형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022870A KR100437620B1 (ko) 1996-06-21 1996-06-21 반도체소자의폴리사이드구조의형성방법

Publications (2)

Publication Number Publication Date
KR980005678A true KR980005678A (ko) 1998-03-30
KR100437620B1 KR100437620B1 (ko) 2004-08-04

Family

ID=37348926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022870A KR100437620B1 (ko) 1996-06-21 1996-06-21 반도체소자의폴리사이드구조의형성방법

Country Status (1)

Country Link
KR (1) KR100437620B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691965B1 (ko) * 2004-12-29 2007-03-09 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358943A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 電極・配線膜の構造
JPH03276753A (ja) * 1990-03-27 1991-12-06 Nec Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691965B1 (ko) * 2004-12-29 2007-03-09 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR100437620B1 (ko) 2004-08-04

Similar Documents

Publication Publication Date Title
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR860003673A (ko) 반도체장치 제조방법
KR970053971A (ko) 정전기 방지용 트랜지스터 및 그의 제조방법
KR950026032A (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR980005678A (ko) 반도체 소자의 폴리사이드 구조 및 그의 형성방법
KR960015810A (ko) 트랜지스터 제조방법
KR970003508A (ko) 반도체소자의 제조방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR950021107A (ko) 콘택홀 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR960026205A (ko) 금속 배선 콘택 제조방법
KR960039285A (ko) 반도체 소자 제조방법
KR960043046A (ko) 반도체 소자의 게이트 전극 형성방법
KR970053033A (ko) 반도체 소자의 게이트 폴리사이드 형성방법
KR970024273A (ko) 반도체장치의 모스 트랜지스터 제조방법
KR960039214A (ko) 모스 트랜지스터 제조 방법
KR920010954A (ko) Mos트랜지스터의 제조방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR950027898A (ko) 금속 콘택 방법
KR970023867A (ko) 반도체 소자의 게이트 전극 형성 방법
KR970024271A (ko) 반도체장치의 금속 샐리사이드 형성방법
KR19980056109A (ko) 반도체 소자의 게이트 전극 형성방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee