KR970053033A - 반도체 소자의 게이트 폴리사이드 형성방법 - Google Patents
반도체 소자의 게이트 폴리사이드 형성방법 Download PDFInfo
- Publication number
- KR970053033A KR970053033A KR1019950052572A KR19950052572A KR970053033A KR 970053033 A KR970053033 A KR 970053033A KR 1019950052572 A KR1019950052572 A KR 1019950052572A KR 19950052572 A KR19950052572 A KR 19950052572A KR 970053033 A KR970053033 A KR 970053033A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- etching
- film
- oxide film
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 8
- 239000010941 cobalt Substances 0.000 claims abstract description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims abstract 8
- 238000010438 heat treatment Methods 0.000 claims abstract 4
- 239000002184 metal Substances 0.000 claims abstract 3
- 229910052751 metal Inorganic materials 0.000 claims abstract 3
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000000926 separation method Methods 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005452 bending Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 게이트 폴리실리콘 상에 형성되는 코발트 실리사이드가 굽어지는 현상을 방지하는 반도체 소자의 게이트 폴리사이드 형성방법을 제공하는 것을 목적으로 한다.
이와같은 본 발명의 게이트 폴리사이드 형성방법은 웰이 형성된 반도체 기판위에 셀간의 분리를 위한 필드산화막과, 게이트 산화막, 게이트 전극, 게이트 측벽 산화막, 소오스 드레인 확산영역을 순차적으로 형성시키는 단계; 측벽 게이트 산화막을 소정 두께반큼 식각하는 단계; 전면에 코발트 금속막을 소정 두께로 증착하는 단계; 소정 온도 및 시간동안 급속열처리 하는 단계; 상기 열처리 단계에서 반응하지 않은 코발트막을 식각하는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 실시예에 따른 반도체 소자의 게이트 폴리사이드 형성방법을 설명하기 위한 공정 흐름도.
제2도는 본 발명의 실시예에 따른 반도체 소자의 게이트 폴리사이드 형성 방법을 설명하기 위한 공정 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 웰
3 : 필드 산화막 4 : 게이트 산화막
5 : 게이트 폴리실리콘 6 : 확산층
7,7' : 게이트 측벽 산화막 8 : 코발트막
9 : 코발트 실리사이드
Claims (3)
- 웰이 형성된 반도체 기판위에 셀간의 분리를 위한 필드산화막과, 게이트 산화막, 게이트 전극, 게이트 측벽 산화막, 소오스 드레인 확산영역을 순차적으로 형성시키는 단계; 상기 게이트 측벽 산화막을 소정 두께만큼 식각하는 단계; 전면에 코발트 금속막을 소정 두께로 증착하는 단계; 소정 온도 및 시간동안 급속열처리 하는 단계; 상기 열처리 단계에서 반응하지 않은 코발트막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 폴리사이드 형성방법.
- 제1항에 있어서, 상기 게이트 측벽 산화막의 식각 두께는 증착되는 코발트 금속막의 두배범위인 것을 특징으로 하는 반도체 소자의 게이트 폴리사이드 형성방법.
- 제1항에 있어서, 상기 게이트 측벽 산화막의 식각은 게이트 측벽 산화막의 형성을 위한 전면식각단계에서 과도 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 폴리사이드 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052572A KR0171986B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 게이트 폴리사이드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052572A KR0171986B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 게이트 폴리사이드 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053033A true KR970053033A (ko) | 1997-07-29 |
| KR0171986B1 KR0171986B1 (ko) | 1999-03-30 |
Family
ID=19441747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052572A KR0171986B1 (ko) | 1995-12-20 | 1995-12-20 | 반도체 소자의 게이트 폴리사이드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0171986B1 (ko) |
-
1995
- 1995-12-20 KR KR1019950052572A patent/KR0171986B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0171986B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003718A (ko) | 모스 전계 효과 트랜지스터 형성 방법 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| KR970003545A (ko) | 실리사이드화 단계를 포함하는 반도체 장치의 제조 방법 | |
| KR970053971A (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| KR970053033A (ko) | 반도체 소자의 게이트 폴리사이드 형성방법 | |
| KR960015810A (ko) | 트랜지스터 제조방법 | |
| KR960043169A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970052346A (ko) | 반도체 소자의 실리사이드막 제조방법 | |
| KR980005678A (ko) | 반도체 소자의 폴리사이드 구조 및 그의 형성방법 | |
| KR960039215A (ko) | 박막트랜지스터 오믹콘택형성방법 | |
| KR970054416A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR940015678A (ko) | 반도체 소자의 폴리실리콘 레지스터 제조방법 | |
| KR900002449A (ko) | 반도체 소자의 콘택 배선방법 | |
| KR910003786A (ko) | 게이트전극 형성방법 | |
| KR960042947A (ko) | 고집적 반도체 소자 및 그 국부 연결 방법 | |
| KR970023866A (ko) | 모스 트랜지스터 제조 방법 | |
| KR960035875A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR970052026A (ko) | 반도체 소자의 폴리사이드 형성방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR930022591A (ko) | 모스트랜지스터의 제조방법 | |
| KR910013508A (ko) | 텅스텐 실리사이드를 이용한 접속영역 형성방법 | |
| KR900010931A (ko) | 콘택부위의 불순물 확산방지방법 | |
| TW370715B (en) | Method of manufacturing bitline | |
| KR970003720A (ko) | 모스 전계 효과 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 17 |
|
| EXPY | Expiration of term |