KR970077070A - 텅스텐 실리사이드를 갖는 반도체소자 제조방법 - Google Patents

텅스텐 실리사이드를 갖는 반도체소자 제조방법 Download PDF

Info

Publication number
KR970077070A
KR970077070A KR1019960017359A KR19960017359A KR970077070A KR 970077070 A KR970077070 A KR 970077070A KR 1019960017359 A KR1019960017359 A KR 1019960017359A KR 19960017359 A KR19960017359 A KR 19960017359A KR 970077070 A KR970077070 A KR 970077070A
Authority
KR
South Korea
Prior art keywords
layer
tungsten
polysilicon layer
semiconductor device
oxide film
Prior art date
Application number
KR1019960017359A
Other languages
English (en)
Other versions
KR100400279B1 (ko
Inventor
엄금용
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017359A priority Critical patent/KR100400279B1/ko
Publication of KR970077070A publication Critical patent/KR970077070A/ko
Application granted granted Critical
Publication of KR100400279B1 publication Critical patent/KR100400279B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 텅스텐 실리사이드 제조방법에 관한 것으로, 포리실리콘층 상부에 텅스텐 실리사이드를 형성할 때 하부의 게이트 산화막으로 F가 침투되는 것을 해소하기 위하여 폴리실리콘층 상부에 얇은 두께의 산화막을 형성하고, 그 상부에 텅스텐층을 증착한 다음, 열처리 공정으로 상기 텅스텐층과 하부의 폴리실리콘층을 반응시켜 텅스텐 실리사이드막을 형성하는 기술이다.

Description

텅스텐 실리사이드를 갖는 반도체소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 의해 텅스텐 실리사이드막을 형성하는 공정을 도시한 단면도.

Claims (4)

  1. 반도체소자 제조방법에 있어서, 반도체기판상부에 게이트 산화막과 폴리실리콘층을 적층하는 단계와, 상기 폴리실리콘층의 표면에 얇은 두께의 산화막을 형성하는 단계와, 상기 산화막의 상부에 텅스텐층을 증착하고, 열처리 공정으로 상기 텅스텐층과 하부의 폴리실리콘층을 반응시켜 텅스텐 실리사이드막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 산화막은 20∼40Å의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항에 있어서, 상기 산화막은 폴리실리콘층으로 POCl3도핑을 실시한 후 성장시키는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제1항에 있어서, 상기 열처리 공정은 N2분위기와 800∼900℃의 온도 조건에서 실시하는 것을 특징으로 하는 반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017359A 1996-05-22 1996-05-22 텅스텐 실리사이드를 갖는 반도체 소자 제조방법 KR100400279B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017359A KR100400279B1 (ko) 1996-05-22 1996-05-22 텅스텐 실리사이드를 갖는 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017359A KR100400279B1 (ko) 1996-05-22 1996-05-22 텅스텐 실리사이드를 갖는 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR970077070A true KR970077070A (ko) 1997-12-12
KR100400279B1 KR100400279B1 (ko) 2003-12-24

Family

ID=37422335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017359A KR100400279B1 (ko) 1996-05-22 1996-05-22 텅스텐 실리사이드를 갖는 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100400279B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007966B1 (en) * 1994-05-07 1997-05-19 Hyundai Electronics Ind Do Ltd Formation method of gate electrode of semiconductor device

Also Published As

Publication number Publication date
KR100400279B1 (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
KR920018977A (ko) 반도체 디바이스 및 집적회로와 그 제조 방법
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR920022372A (ko) 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
US6514859B1 (en) Method of salicide formation with a double gate silicide
KR900017095A (ko) 반도체장치의 실리사이드 형성방법
KR960005801A (ko) 반도체 장치 제조방법
KR960026953A (ko) 반도체장치의 게이트전극 및 그 형성방법
KR970077070A (ko) 텅스텐 실리사이드를 갖는 반도체소자 제조방법
KR970077210A (ko) 텅스텐 실리사이드를 갖는 반도체소자 제조방법
KR970003719A (ko) 반도체소자의 제조방법
KR920018929A (ko) 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법
KR980005421A (ko) 반도체 소자의 금속 배선 형성방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR980005889A (ko) 반도체 소자의 제조방법
KR980006429A (ko) 반도체장치의 제조방법
KR930001488A (ko) Mos 장치 및 그 제조방법
KR970003426A (ko) 반도체 장치의 제조 방법
KR970072084A (ko) 반도체 소자의 금속층 형성방법
KR930024117A (ko) 반도체 장치의 다층배선 형성방법
KR970013421A (ko) 박막트랜지스터 제조방법
KR970013103A (ko) 모스(MOS) 트랜지스터의 샐리사이드(Salicide) 형성방법
KR980005444A (ko) 폴리사이드 게이트 형성방법
KR930005179A (ko) 반도체장치의 제조방법
KR950009964A (ko) 반도체 소자의 유전체막 형성방법
KR970024255A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 13

EXPY Expiration of term