KR970053484A - 반도체 소자의 아이솔레이션 방법 - Google Patents
반도체 소자의 아이솔레이션 방법 Download PDFInfo
- Publication number
- KR970053484A KR970053484A KR1019950069488A KR19950069488A KR970053484A KR 970053484 A KR970053484 A KR 970053484A KR 1019950069488 A KR1019950069488 A KR 1019950069488A KR 19950069488 A KR19950069488 A KR 19950069488A KR 970053484 A KR970053484 A KR 970053484A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- depositing
- oxide film
- situ doped
- gas
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 claims abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims 10
- 238000011065 in-situ storage Methods 0.000 claims 6
- 150000004767 nitrides Chemical class 0.000 claims 3
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 230000007613 environmental effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 아이솔레이션 형성 방법에 관한 것이다. 본 발명은 PBL 아이솔레이션 방법에 있어서 버퍼층을 다결정 실리콘 대신 도핑되지 않은 비결정질 실리콘과 도핑된 비결정질 실리콘의 이중 구조로 형성하므로써 열 산화시 다결정 실리콘의 결정 입계를 따라 형성되는 공동의 형성을 방지하여 제품의 특성을 향상시키는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a) 내지 (c)는 본 발명에 따른 소자의 아이솔레이션 형성 방법을 설명하기 위한 도면.
Claims (4)
- 반도체 기판 상에 패드 산화막을 증착시키는 단계; 패드 산화막 상에 도핑되지 않은 비결정질 실리콘을 증착시키는 단계; 도핑되지 않은 비결정질 실리콘 상에 인-시튜 도핑된 비결정질 실리콘을 증착시키는 단계; 인-시튜 도핑된 비결정질 실리콘 상에 질화막을 증착시키는 단계; 아이솔레이션을 위한 마스크 패턴을 형성하는 단계; 마스크 패턴에 따라 질화막, 인-시튜 도핑된 비결정질 실리콘, 도핑되지 않은 비결정질 실리콘 및 패드 산화막을 식각하는 단계; 식각된 부분의 기판 상에 필드 산화막을 증착시키는 단계; 질화막, 인-시튜 도핑된 비결정질 실리콘, 도핑되지 않은 비결정질 실리콘 및 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 아이솔레이션 형성 방법.
- 제1항에 있어서, 패드 산화막 상에 도핑되지 않은 비결정질 실리콘을 증착시키는 단계는 500 내지 550℃의 온도 범위에서 SiH4가스를 사용하여 LP-CVD 방법에 의해 200 내지 250Å 정도의 두께로 증착시키는 것을 특징으로 하는 반도체 소자의 아이솔레이션 형성 방법.
- 제1항에 있어서, 도핑되지 않은 비결정질 실리콘 상에 인-시튜 도핑된 비결정질 실리콘을 증착시키는 단계는 500 내지 550℃의 온도 범위에서 SiH4가스 또는 Si2H6가스를 사용하여 LP-CVD 방법에 의해 300Å 정도 증착시키는 것을 특징으로 하는 반도체 소자의 아이솔레이션 형성 방법.
- 제1항 또는 제2항에 있어서, 도핑되지 않은 비결정질 실리콘 상에 인-시튜 도핑된 비결정질 실리콘을 증착시키는 단계는 증착시 챔버 내의 환경 가스로서 N2/NH3가스를 사용하는 것을 특징으로 하는 반도체 소자의 아이솔레이션 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069488A KR0172730B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 아이솔레이션 방법 |
JP8357088A JPH1070117A (ja) | 1995-12-30 | 1996-12-26 | フィールド酸化膜形成方法 |
US08/773,161 US5763317A (en) | 1995-12-30 | 1996-12-26 | Method for PBLOCOS isolation between semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069488A KR0172730B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 아이솔레이션 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053484A true KR970053484A (ko) | 1997-07-31 |
KR0172730B1 KR0172730B1 (ko) | 1999-03-30 |
Family
ID=19448478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950069488A KR0172730B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 아이솔레이션 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5763317A (ko) |
JP (1) | JPH1070117A (ko) |
KR (1) | KR0172730B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10199875A (ja) * | 1997-01-10 | 1998-07-31 | Nec Corp | 半導体装置の製造方法 |
KR100237630B1 (ko) * | 1997-03-24 | 2000-01-15 | 김영환 | 반도체 소자의 격리 구조 제조 방법 |
US6090686A (en) * | 1997-06-18 | 2000-07-18 | Lucent Technologies, Inc. | Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same |
US6117717A (en) * | 1999-06-07 | 2000-09-12 | Fairchild Semiconductor Corporation | Method for after gate implant of threshold adjust with low impact on gate oxide integrity |
KR100349377B1 (ko) * | 1999-12-30 | 2002-08-21 | 주식회사 하이닉스반도체 | 비정질 실리콘막을 이용한 트렌치 형성방법 |
JP5616205B2 (ja) * | 2010-11-29 | 2014-10-29 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体 |
CN114429983A (zh) * | 2022-04-01 | 2022-05-03 | 北京芯可鉴科技有限公司 | 高压横向双扩散金属氧化物半导体场效应管及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2536635B2 (ja) * | 1989-03-09 | 1996-09-18 | 三菱電機株式会社 | ポリシリコンパッドlocos法による素子分離方法 |
US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
KR950002188B1 (ko) * | 1992-02-12 | 1995-03-14 | 삼성전자주식회사 | 반도체 장치의 소자분리 방법 |
KR960011861B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체장치의 소자 분리 방법 |
-
1995
- 1995-12-30 KR KR1019950069488A patent/KR0172730B1/ko not_active IP Right Cessation
-
1996
- 1996-12-26 JP JP8357088A patent/JPH1070117A/ja active Pending
- 1996-12-26 US US08/773,161 patent/US5763317A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1070117A (ja) | 1998-03-10 |
US5763317A (en) | 1998-06-09 |
KR0172730B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6083810A (en) | Integrated circuit fabrication process | |
KR970053484A (ko) | 반도체 소자의 아이솔레이션 방법 | |
KR970053395A (ko) | 반도체 장치의 소자 분리 방법 | |
KR100204796B1 (ko) | 소자 격리 산화막 제조 방법 | |
KR960042979A (ko) | 미세패턴 형성방법 | |
KR970063761A (ko) | 피막 제조 방법 | |
KR980005830A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR960012321A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR970003426A (ko) | 반도체 장치의 제조 방법 | |
KR980005454A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR960010461B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR970053407A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR970052791A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
KR950021381A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
KR970030647A (ko) | 반도체 소자의 측벽 제조 방법 및 그 구조 | |
KR970054000A (ko) | 반도체 소자의 캐패시터 전극의 형성방법 | |
KR970053999A (ko) | 반도체 소자의 캐패시터 전극의 형성방법 | |
KR970053473A (ko) | 반도체소자의 소자분리방법 | |
KR940009762A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
KR980006051A (ko) | 반도체 소자들 간의 분리막 형성방법 | |
KR19990006067A (ko) | 반도체 소자의 게이트절연막 형성방법 | |
KR960039366A (ko) | 캐패시터의 전하저장전극 제조방법 | |
KR960026176A (ko) | 반도체 소자의 게이트전극 형성방법 | |
KR960043089A (ko) | 반도체 소자의 격리막 형성방법 | |
KR950021378A (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |