KR970053473A - 반도체소자의 소자분리방법 - Google Patents
반도체소자의 소자분리방법 Download PDFInfo
- Publication number
- KR970053473A KR970053473A KR1019950066151A KR19950066151A KR970053473A KR 970053473 A KR970053473 A KR 970053473A KR 1019950066151 A KR1019950066151 A KR 1019950066151A KR 19950066151 A KR19950066151 A KR 19950066151A KR 970053473 A KR970053473 A KR 970053473A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field oxide
- forming
- device isolation
- polysilicon layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 선택적 에피택셜성장을 이용한 반도체소자의 소자분리방법에 관한 것으로, 본 발명에 의한 소자분리방법은 다결정실리콘층과 필드산화막 적층구조를 사용하고 패터닝하는 제1단계와, 상기 산화막측면에 비정질실리콘 스페이서를 형성하는 제2단계와, 상기 제2단계 후 선택적 에피택셜성장을 수행하는 제3단계와, 사이드월 도핑을 수행하는 제4단계를 구비하여 사이드월 옥사이드 이터페이스 지역을 독립적으로 도핑할 수 있기때문에 반전 협채널효과를 방지하고, 선택적 도포동안의 염산에 의해 필드산화막 손실이 방지되며, 0.1㎛ 급의 아주 좁은 소자분리 공간을 형성할 수 있어 소자의 고집적화에 유리하고, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1I도는 본 발명에 따른 반도체소자의 소자분리 공정도.
Claims (6)
- 반도체기판상에 필드산화막을 형성하는 공정과, 상기 필드산화막에 다결정실리콘층을 형성하는 공정과, 상기 반도체기판에서 활성영역을 예정되어있는 부분 상측의 다결정실리콘층과 필드산화막을 순차적으로 제거하여 홈을 형성하는 공정과, 상기 홈의 측벽에 비정질실리콘 스페이서를 형성하는 공정과, 상기 홈에 의해 노출되어있는 반도체기판상에 실리콘 에피층을 형성하는 공정을 구비하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 필드산화막을 1500~4000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 다결정실리콘층을 400~800Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 비정질실리콘 스페이서 형성전에 상기 다결정실리콘층과 노출된 반도체기판의 표면에 얇은산화막을 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제4항에 있어서, 상기 얇은 산화막을 300~700Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리 방법.
- 제1항에 있어서, 상기 비정질실리콘 스페이서를 100~400Å 두께로 도포된 비정질 실리콘층을 전면 이방성 식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자분리방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066151A KR100364123B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체소자의소자분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066151A KR100364123B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체소자의소자분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053473A true KR970053473A (ko) | 1997-07-31 |
| KR100364123B1 KR100364123B1 (ko) | 2003-02-11 |
Family
ID=37490831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066151A KR100364123B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체소자의소자분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100364123B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950066151A patent/KR100364123B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100364123B1 (ko) | 2003-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960015739A (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR970053473A (ko) | 반도체소자의 소자분리방법 | |
| KR970013363A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970008482A (ko) | 반도체 장치 소자분리 방법 | |
| KR970030647A (ko) | 반도체 소자의 측벽 제조 방법 및 그 구조 | |
| KR970053411A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970052383A (ko) | 반도체장치의 자기정렬 콘택 형성방법 | |
| KR960002744A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR960026565A (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR950021381A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR960032675A (ko) | 소자분리막 형성방법 | |
| KR950021363A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR970053462A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR960035961A (ko) | 소자분리막 형성 방법 | |
| KR960032752A (ko) | 박막트랜지스터 제조방법 | |
| KR960026151A (ko) | 반도체장치의 얇은 접합형성방법 | |
| KR960002563A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR970023975A (ko) | 반도체 소자의 트랜치 격리방법 | |
| KR970054204A (ko) | 마스크 롬의 제조방법 | |
| KR970077479A (ko) | 반도체소자 제조방법 | |
| KR970051889A (ko) | 반도체 소자의 자기 정렬 마스크 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |