KR970030647A - 반도체 소자의 측벽 제조 방법 및 그 구조 - Google Patents
반도체 소자의 측벽 제조 방법 및 그 구조 Download PDFInfo
- Publication number
- KR970030647A KR970030647A KR1019950045516A KR19950045516A KR970030647A KR 970030647 A KR970030647 A KR 970030647A KR 1019950045516 A KR1019950045516 A KR 1019950045516A KR 19950045516 A KR19950045516 A KR 19950045516A KR 970030647 A KR970030647 A KR 970030647A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- spacer
- active region
- silicon nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 5
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 125000006850 spacer group Chemical group 0.000 claims abstract 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract 5
- 239000010703 silicon Substances 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 5
- 238000005530 etching Methods 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 측벽 제조 방법에 관한 것으로, 실리콘 기판상의 액티브 영역에 형성된 게이트와; 상기 게이트의 측면에 순차로 형성된 얇은 산화막 스페이서 및 질화 규소막 스페이서로 구성하는 것을 특징으로 하는 반도체 소자의 측벽 구조이며, 소자 격리 영역과 액티브 영역이 정의된 기판 실리콘 상의 액티브 영역에 게이트를 형성하는 공정과; 상기 게이트 형성후 그 위에 얇은 산화막을 형성하는 공정과; 상기 산화막위에 질화 규소막을 형성하는 공정과; 상기 질화 규소막을 식각하여 스페이서를 형성하는 공정을 포함하여 소자 제조를 완료함으로써, 실리콘 기판과 폴리 실리콘 상단부의 손상을 최소화 할 수 있고 고절연 LDD스페이서의 형성을 가능하게 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체 소자의 측벽 제조 방법을 도시한 공정 수순도.
Claims (4)
- 소자 격리 영역과 액티브 영역이 정의된 실리콘 기판 상의 액티브 영역에 게이트를 형성하는 공정과; 상기 게이트 형성후 그 외에 얇은 산화막을 증착하는 공정과; 상기 산화막위에 질화 규소막을 증착하는 공정과; 상기 질화규소막을 식각하여 스페이서를 형성하는 공정으로 제조되는 것을 특징으로 하는 반도체 소자의 측벽 제조 방법.
- 제1항에 있어서, 얇은 산화막은 500Å 이하의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 측벽 제조 방법.
- 실리콘 기판상의 액티브 영역에 형성된 게이트와; 상기 게이트의 측면에 순차로 형성된 얇은 산화막 스페이서 및 질화 규소막 스페이서로 구성하는 것을 특징으로 하는 반도체 소자의 측벽 구조.
- 제3항에 있어서, 얇은 산화막 스페이서는 500Å 이하의 두께로 형성하여 된 것을 특징으로 하는 반도체 소자의 측벽 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950045516A KR0167267B1 (ko) | 1995-11-30 | 1995-11-30 | 반도체 소자의 측벽 제조방법 및 그 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950045516A KR0167267B1 (ko) | 1995-11-30 | 1995-11-30 | 반도체 소자의 측벽 제조방법 및 그 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970030647A true KR970030647A (ko) | 1997-06-26 |
KR0167267B1 KR0167267B1 (ko) | 1999-02-01 |
Family
ID=19436962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950045516A KR0167267B1 (ko) | 1995-11-30 | 1995-11-30 | 반도체 소자의 측벽 제조방법 및 그 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0167267B1 (ko) |
-
1995
- 1995-11-30 KR KR1019950045516A patent/KR0167267B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR0167267B1 (ko) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920018977A (ko) | 반도체 디바이스 및 집적회로와 그 제조 방법 | |
KR950021390A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR970030647A (ko) | 반도체 소자의 측벽 제조 방법 및 그 구조 | |
KR970053473A (ko) | 반도체소자의 소자분리방법 | |
KR970030644A (ko) | 반도체 소자의 스페이서 형성방법 | |
KR950021362A (ko) | 반도체 소자 격리방법 | |
KR970008482A (ko) | 반도체 장치 소자분리 방법 | |
KR960015855A (ko) | 에스오아이(soi)구조와 그 제조방법 | |
KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
KR960043089A (ko) | 반도체 소자의 격리막 형성방법 | |
KR970018585A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR950021385A (ko) | 반도체 소자의 분리막 형성방법 | |
KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
KR950021381A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
KR980006088A (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR980006045A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR960032675A (ko) | 소자분리막 형성방법 | |
KR970077479A (ko) | 반도체소자 제조방법 | |
KR920008890A (ko) | 반도체장치의 소자분리막 제조방법 | |
KR960035981A (ko) | 반도체 장치의 금속배선 콘택부 형성방법 | |
KR950021378A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR970077482A (ko) | 반도체 소자 격리 산화막 제조방법 | |
KR970053480A (ko) | 반도체소자 및 그 제조방법 | |
KR980005830A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR930020632A (ko) | 반도체장치의 소자분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 17 |