KR980006088A - 반도체 소자의 소자분리막 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 특히 트랜치 소자분리 공정에서 나타나는 소자분리 산화막의 측벽부분에서 게이트 산화막의 열화를 방지하기 위한 것으로, 패드 산화막과 질화막 사이에 폴리실리콘층을 형성하여 트랜치가 형성된 실리콘 표면의 얇은 열산화막의 균일한 두께가 형성되도록 함으로써, 게이트 산화막의 열화를 방지하여 반도체 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 소자 분리막 제조방법이다.

Description

반도체 소자의 소자분리막 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2a도 내지 제2d도는 본 발명의 기술에 따른 반도체 소자의 소자분리막 제조 공정도.

Claims (12)

1. 실리콘 기판 상부에 패드 산화막을 소정두께 증착한 후, 상기 패트 산화막 상부에 폴리실리콘층을 형성하고, 상기 폴리실리콘층 상부에 질화막을 차례로 형성하는 단계와, 마스크 공정으로 소자분리 영역을 정의하는 단계와, 상기 소자분리 영역으로 정의된 영역의 질화막과 폴리실리콘층, 패드 산화막을 차례로 건식식각하여 제거한 다음, 노출된 실리콘 기판을 일정깊이로 식각하여 트랜치를 형성하는 단계와, 상기 식각된 소자분리 영역의 실리콘 표면을 열산화시켜 열산화막을 형성하는 단계와, 상기 열산화막을 습식식각하여 제거하는 단계와, 전체구조 상부에 소자분리 산화막을 소정두께로 형성하는 단계와, 상기 소자분리 산화막을 식각하여 제거하는 단계와, 노출된 상기 질화막을 습식식각한 다음 그 하부의 폴리실리콘층을 건식식각하여 제거한 후 패드산화막을 습식식각으로 제거하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
2. 제1항에 있어서 상기 패드 산화막은 50~300Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
3. 제1항에 있어서 상기 폴리실리콘층은 200~700Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
4. 제1항에 있어서 상기 질화막은 700~5000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
5. 제1항에 있어서 상기 트랜치의 깊이는 2000~5000Å인 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
6. 제1항에 있어서 열산화막은 100~500Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
7. 제1항 또는 제6항에 있어서 상기 열산화막은 습식식각에 의해 제거된 후 최종적인 열산화막 두께가 100~500Å로 되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
8. 제1항에 있어서 상기 열산화막 제거시 HF 또는 BOE 용액을 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
9. 제1항에 있어서 상기 소자분리 산화막은 CVD 산화막인 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
10. 제9항에 있어서 상기 CVD 산화막으로 O₃-TEOS 또는 BPSG를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
11. 제1항에 있어서 상기 CVD 산화막 제거시 CMP 공정이나 건식식각으로 하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
12. 제1항에 있어서 상기 활성화영역의 CVD 산화막 제거한 후 고온의 인산용액으로 상기 질화막을 제거하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.