KR960032675A - 소자분리막 형성방법 - Google Patents

소자분리막 형성방법 Download PDF

Info

Publication number
KR960032675A
KR960032675A KR1019950003785A KR19950003785A KR960032675A KR 960032675 A KR960032675 A KR 960032675A KR 1019950003785 A KR1019950003785 A KR 1019950003785A KR 19950003785 A KR19950003785 A KR 19950003785A KR 960032675 A KR960032675 A KR 960032675A
Authority
KR
South Korea
Prior art keywords
insulating film
insulating
forming
exposed
semiconductor substrate
Prior art date
Application number
KR1019950003785A
Other languages
English (en)
Other versions
KR0144026B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950003785A priority Critical patent/KR0144026B1/ko
Publication of KR960032675A publication Critical patent/KR960032675A/ko
Application granted granted Critical
Publication of KR0144026B1 publication Critical patent/KR0144026B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 열산화 공정이 아닌 중착공정으로 형성된 절연막으로 소자분리용 절연막을 형성하는 것으로, 버즈비크의 발생을 원천적으로 방지함으로써 소자의 활성영역을 증대시키고 소자의 고집적화를 이루는 효과를 가져온다.

Description

소자분리막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 일실시예에 따른 소자분리막 형성 공정도

Claims (8)

  1. 반도체 기판상에 예정된 소자분리영역이 오픈된 제1절연막을 형성하는 단계; 상기 오픈 부위의 제1절연막 측벽에 제2절연막 스페이서를 형성하는 단계; 전체구조 상부에 제3절연막을 형성하는 단계; 상기 제2절연막 스페이서가 노출될때까지 기판 상부를 화학적 기계적 폴리싱하는 단계; 상기 노출된 제2절연막 스페이서를 제거하는 단계; 노출된 반도체 기판을 비등방성 식각하는 단계; 전체구조 상부에 제4절연막을 형성하는 단계; 및 반도체 기판 표면이 노출될때까지 기판 상부를 화학적 기계적 폴리싱하는 단계를 포함하여 제4절연막으로 이루어진 소자분리막을 형성하는 것을 특징으로 하는 소자분리막 형성방법
  2. 제1항에 있어서; 상기 노출된 반도체 기판을 비등방성 식각하는 단계와 전체 구조 상부에 제4절연막을 형성하는 단계 사이에 채널스탑 이온주입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 소자 분리막 형성방법
  3. 제1항 또는 제2항에 있어서; 상기 제1절연막 및 제3절연막은 열적산화막 및 제1질화막이 차례로 적충된 구조의 절연막인 것을 특징으로 하는 소자분리막 형성방법
  4. 제1항 또는 제2항에 있어서; 상기 제2절연막 및 제4절연막은 TEOS 산화막인 것을 특징으로 하는 소자분리막 형성방법
  5. 반도체 기판상에 예정된 소자분리영역이 오픈된 제1절연막을 형성하는 단계; 상기 오픈 부위의 제1절연막 측벽에 제2절연막 스페이서를 형성하는 단계; 전체구조 상부에 제3절연막을 형성하는 단계; 상기 제2절연막 스페이서가 노출될때까지 기판 상부를 화학적 기계적 폴리싱하는 단계; 상기 노출된 제2절연막 스페이서를 제거하는 단계; 노출된 반도체 기판을 비등방성 식각하는 단계; 전체구조 상부에 제4절연막을 형성하는 단계; 상기 예정된 소자분리영역 이외의 상기 제4절연막 및 제1절연막을 제거하여 활성영역의 반도체 기판을 노출시키는 단계; 및 노출된 활성영역 부위의 반도체 기판 상에 에피택셜막을 형성하는 단계를 포함하여 상기 제4절연막 및 제4절연막으로 둘러싸인 제3절연막으로 이루어지는 소자분리막을 형성하는 것을 특징으로 하는 소자분리막 형성방법
  6. 제5항에 있어서; 상기 노출된 반도체 기판을 비등방성 식각하는 단계와 전체 구조 상부에 제4절연막을 형성하는 단계 사이에 채널스탑 이온주입을 실시하는 단계를 더 포함하는 것을 특징으로 하는 소자 분리막 형성방법
  7. 제5항 또는 제6항에 있어서; 상기 제1절연막 및 제3절연막은 열적산화막 및 제1질화막이 차례로 적충된 구조의 절연막인 것을 특징으로 하는 소자분리막 형성방법
  8. 제5항 또는 제6항에 있어서; 상기 제2절연막 및 제4절연막은 TEOS 산화막인 것을 특징으로 하는 소자분리막 형성방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003785A 1995-02-25 1995-02-25 소자분리막 형성방법 KR0144026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003785A KR0144026B1 (ko) 1995-02-25 1995-02-25 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003785A KR0144026B1 (ko) 1995-02-25 1995-02-25 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR960032675A true KR960032675A (ko) 1996-09-17
KR0144026B1 KR0144026B1 (ko) 1998-08-17

Family

ID=19408815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003785A KR0144026B1 (ko) 1995-02-25 1995-02-25 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR0144026B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468712B1 (ko) * 1998-06-19 2005-04-06 삼성전자주식회사 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468712B1 (ko) * 1998-06-19 2005-04-06 삼성전자주식회사 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법

Also Published As

Publication number Publication date
KR0144026B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
TWI226667B (en) Transistor fabrication method
KR970053384A (ko) 반도체장치의 소자분리 영역 형성방법
KR940003070A (ko) 반도체소자의 단위소자간 격리방법
KR960012359A (ko) 실리콘 질화물의 에칭 방법
KR960032675A (ko) 소자분리막 형성방법
KR960032673A (ko) 반도체 아이솔레이션 방법
KR950029850A (ko) 반도체 소자의 필드산화막 형성 방법
KR980006066A (ko) 반도체 장치의 소자 분리막 형성방법
JPH0729971A (ja) 半導体装置の製造方法
KR970023993A (ko) 반도체 장치의 소자 분리 방법
KR970053376A (ko) 반도체 소자의 소자분리막 형성방법
KR950021402A (ko) 트렌치형 소자분리막 형성방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR100207531B1 (ko) 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법
KR100247635B1 (ko) 반도체 소자의 제조방법
KR940001345A (ko) 반도체장치의 소자분리방법
KR970008482A (ko) 반도체 장치 소자분리 방법
KR970003800A (ko) 반도체 소자의 소자분리막 형성방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR970030630A (ko) 반도체 소자의 소자분리막 제조방법
KR950030304A (ko) 반도체소자의 소자분리산화막 형성방법
KR930020632A (ko) 반도체장치의 소자분리방법
KR950021133A (ko) 반도체 소자 제조방법
KR950021362A (ko) 반도체 소자 격리방법
KR950021352A (ko) 반도체 소자 분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 17

EXPY Expiration of term