KR970030630A - 반도체 소자의 소자분리막 제조방법 - Google Patents

반도체 소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR970030630A
KR970030630A KR1019950039985A KR19950039985A KR970030630A KR 970030630 A KR970030630 A KR 970030630A KR 1019950039985 A KR1019950039985 A KR 1019950039985A KR 19950039985 A KR19950039985 A KR 19950039985A KR 970030630 A KR970030630 A KR 970030630A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
semiconductor layer
amorphous semiconductor
forming
amorphous
Prior art date
Application number
KR1019950039985A
Other languages
English (en)
Other versions
KR0179098B1 (ko
Inventor
장세억
박창서
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950039985A priority Critical patent/KR0179098B1/ko
Publication of KR970030630A publication Critical patent/KR970030630A/ko
Application granted granted Critical
Publication of KR0179098B1 publication Critical patent/KR0179098B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 LOCOS 공정을 이용한 반도체소자의 소자분리막 제조방법에 관한 것으로, 본 발명은 반도체기판에 원하는 깊이의 트랜치를 정확하고 용이하게 형성하기 위하여, 반도체기판에 이온주입깊이를 임의로 조절할 수 있는 실리콘 또는 게르마늄을 이온주입하여 비정질반도체층을 형성하고, 상기 비정질반도체층과 반도체기판간의 식각 선택비가 우수한 오존 및 불화수소 기체를 이용하여 비정질반도체층을 식각한다.

Description

반도체 소자의 소자분리막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도 내지 제3d도 본 발명의 일 실시예에 따른 반도체 소자의 소자분리막 제조 공정도.

Claims (13)

  1. 반도체기판의 상부에서 소자분리영역으로 예정되어 있는 부분을 노출시키는 질화막 패턴과 패드산화막 패턴을 형성하는 단계와, 상기 질화막 패턴과 패드산화막 패턴의 측벽에 스페이서를 형성하는 단계와, 상기 질화막 패턴과 스페이서에 의해 노출된 반도체기판에 비정질반도체층을 형성하는 단계와, 상기 비정질반도체층을 제거하여 반도체기판에 트랜치를 형성하는 단계와, 상기 트랜치 부분의 반도체기판을 열산화시켜 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  2. 제1항에 있어서, 상기 비정질반도체층은 500Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  3. 제1항에 있어서, 상기 비정질반도체층 형성시 반도체기판에 실리콘을 22KeV 이하의 에너지와, 5×1014cm-2이상의 도우즈로 이온주입하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  4. 제1항에 있어서, 상기 비정질반도체층 형성시 반도체기판에 게르마늄을 27.03 KeV 이하의 에너지와, 9×1013cm-2이상의 도우즈로 이온주입하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  5. 제1항에 있어서, 상기 비정질반도체층 제거시, 오존, 불화수소 기체 및 수증기를각각 1∼20lpm, 100∼800sccm, 5∼20lpm으로 혼합한 가스를 사용하여 제거하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  6. 제5항에 있어서, 상기 혼합가스는 반도체기판, 비정질반도체층의 식각선택비를1 : 10∼15로 하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  7. 반도체기판의 상부에서 소자분리영역으로 예정되어 있는 부분을 노출시키는 질화막 패턴과 패드산화막 패턴을 형성하는 단계와, 상기 노출된 반도체기판에 비정질반도체층을 형성하는 단계와, 상기 비정질반도체층을 제거하여 반도체기판에 트랜치를 형성하는 단계와, 상기 질화막 패턴, 패드산화막 패턴 및 트랜치의 측벽에 스페이서를 형성하는 단계와, 상기 질화막 패턴과 스페이서에 의해 노출된 반도체기판을 열산화시켜 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  8. 제7항에 있어서, 상기 비정질반도체층은 500Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  9. 제7항에 있어서, 상기 비정질반도체층 형성시 반도체기판에 실리콘을 22 KeV 이하의 에너지와, 5×1014cm-2이상의 도우즈로 이온주입하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  10. 제7항에 있어서, 상기 비정질반도체층 형성시 반도체기판에 게르마늄을 27.03 KeV 이하의 에너지와, 9×1013cm-2이상의 도우즈로 이온주입하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  11. 제7항에 있어서, 상기 비정질반도체층 제거시, 오존, 불화수소 기체 및 수증기를 각각 1∼20lpm, 100∼800sccm, 5∼20lpm으로 혼합한 가스를 사용하여 제거하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  12. 제11항에 있어서, 상기 혼합가스는 반도체기판, 비정질반도체층의 식각선택비를 1 : 10∼15로 하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  13. 제7항에 있어서, 상기 스페이서가 50∼100Å 정도의 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039985A 1995-11-06 1995-11-06 반도체 소자의 소자분리막 제조방법 KR0179098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039985A KR0179098B1 (ko) 1995-11-06 1995-11-06 반도체 소자의 소자분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039985A KR0179098B1 (ko) 1995-11-06 1995-11-06 반도체 소자의 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR970030630A true KR970030630A (ko) 1997-06-26
KR0179098B1 KR0179098B1 (ko) 1999-04-15

Family

ID=19433153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039985A KR0179098B1 (ko) 1995-11-06 1995-11-06 반도체 소자의 소자분리막 제조방법

Country Status (1)

Country Link
KR (1) KR0179098B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541801B1 (ko) * 1998-12-23 2006-04-12 삼성전자주식회사 반도체소자 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881412B1 (ko) * 2002-10-24 2009-02-05 매그나칩 반도체 유한회사 반도체 소자의 격리 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541801B1 (ko) * 1998-12-23 2006-04-12 삼성전자주식회사 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
KR0179098B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
MX9700467A (es) Portaherramientas giratorio que tiene un sistema de alimentacion de enfriador constante con centro pasante.
EP0276292B1 (en) Process for fabricating stacked mos structures
KR970053912A (ko) 반도체 소자의 제조방법
JPH0685412B2 (ja) 半導体デバイスの製作方法
KR970053384A (ko) 반도체장치의 소자분리 영역 형성방법
KR960012359A (ko) 실리콘 질화물의 에칭 방법
KR970030630A (ko) 반도체 소자의 소자분리막 제조방법
KR940012575A (ko) 반도체 소자의 트렌치 아이솔레이션 제조 방법
KR960015848A (ko) 반도체소자의 소자분리절연막 형성방법
JPH0729971A (ja) 半導体装置の製造方法
KR100257063B1 (ko) 반도체 장치의 절연막 식각방법
KR970053418A (ko) 반도체 소자 분리 방법
KR960032675A (ko) 소자분리막 형성방법
KR970053493A (ko) 반도체 소자 분리방법
KR970053482A (ko) 반도체 소자의 필드 산화막 형성방법
KR930020635A (ko) 반도체장치의 제조방법
KR940012576A (ko) 트렌치 아이솔레이션 제조 방법
KR980006046A (ko) 반도체 장치의 소자 분리 방법
KR960043103A (ko) 반도체소자의 소자분리절연막 형성방법
KR970003825A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR970013185A (ko) 반도체 장치의 소자 격리방법
KR970030634A (ko) 반도체소자의 소자분리막 제조 방법
KR970053370A (ko) 반도체소자의 소자분리막 제조방법
KR970004055A (ko) 각도 규정된 트렌치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061026

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee